mono/mini/cpu-sparc.md

   1 # sparc32 cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the register allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       b  base register (used in address references)
  17 #       f  floating point register
  18 #   L  register pair (same as 'i' on v9)
  19 #   l  %o0:%o1 register pair (same as 'i' on v9)
  20 #   o  %o0
  21 #
  22 # len:number         describe the maximun length in bytes of the instruction
  23 # number is a positive integer
  24 #
  25 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  26 #
  27 # clob:spec          describe if the instruction clobbers registers or has special needs
  28 #
  29 # spec can be one of the following characters:
  30 #       c  clobbers caller-save registers
  31 #       r  'reserves' the destination register until a later instruction unreserves it
  32 #          used mostly to set output registers in function calls
  33 #
  34 # flags:spec        describe if the instruction uses or sets the flags (unused)
  35 #
  36 # spec can be one of the following chars:
  37 #       s  sets the flags
  38 #       u  uses the flags
  39 #       m  uses and modifies the flags
  40 #
  41 # res:spec          describe what units are used in the processor (unused)
  42 #
  43 # delay:            describe delay slots (unused)
  44 #
  45 # the required specifiers are: len, clob (if registers are clobbered), the registers
  46 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  47 #
  48 # See the code in mini-sparc32.c for more details on how the specifiers are used.
  49 #
  50 label: len:0
  51 break: len:64
  52 jmp: len:64
  53 br: len:8
  54
  55 throw: src1:i len:64
  56 rethrow: src1:i len:64
  57 start_handler: len:64
  58 endfinally: len:64
  59 endfilter: src1:i len:64
  60
  61 ckfinite: dest:f src1:f len:40
  62 ceq: dest:i len:64
  63 cgt: dest:i len:64
  64 cgt.un: dest:i len:64
  65 clt: dest:i len:64
  66 clt.un: dest:i len:64
  67 localloc: dest:i src1:i len:64
  68 localloc_imm: dest:i len:64
  69 compare: src1:i src2:i len:4
  70 icompare: src1:i src2:i len:4
  71 compare_imm: src1:i len:64
  72 icompare_imm: src1:i len:64
  73 fcompare: src1:f src2:f len:64
  74 lcompare: src1:i src2:i len:4
  75 setfret: dest:f src1:f len:8
  76 checkthis: src1:b len:4
  77 oparglist: src1:i len:64
  78 call: dest:o clob:c len:40
  79 call_reg: dest:o src1:i len:64 clob:c
  80 call_membase: dest:o src1:b len:64 clob:c
  81 voidcall: len:64 clob:c
  82 voidcall_reg: src1:i len:64 clob:c
  83 voidcall_membase: src1:b len:64 clob:c
  84 fcall: dest:f len:64 clob:c
  85 fcall_reg: dest:f src1:i len:64 clob:c
  86 fcall_membase: dest:f src1:b len:64 clob:c
  87 lcall: dest:l len:42 clob:c
  88 lcall_reg: dest:l src1:i len:64 clob:c
  89 lcall_membase: dest:l src1:b len:64 clob:c
  90 vcall: len:40 clob:c
  91 vcall_reg: src1:i len:64 clob:c
  92 vcall_membase: src1:b len:64 clob:c
  93 iconst: dest:i len:64
  94 i8const: dest:i len:64
  95 r4const: dest:f len:64
  96 r8const: dest:f len:64
  97 store_membase_imm: dest:b len:64
  98 store_membase_reg: dest:b src1:i len:64
  99 storei1_membase_imm: dest:b len:64
 100 storei1_membase_reg: dest:b src1:i len:64
 101 storei2_membase_imm: dest:b len:64
 102 storei2_membase_reg: dest:b src1:i len:64
 103 storei4_membase_imm: dest:b len:64
 104 storei4_membase_reg: dest:b src1:i len:64
 105 storei8_membase_imm: dest:b len:64 len:64
 106 storei8_membase_reg: dest:b src1:i len:64
 107 storer4_membase_reg: dest:b src1:f len:64
 108 storer8_membase_reg: dest:b src1:f len:64
 109 load_membase: dest:i src1:b len:64
 110 loadi1_membase: dest:i src1:b len:64
 111 loadu1_membase: dest:i src1:b len:64
 112 loadi2_membase: dest:i src1:b len:64
 113 loadu2_membase: dest:i src1:b len:64
 114 loadi4_membase: dest:i src1:b len:64
 115 loadu4_membase: dest:i src1:b len:64
 116 loadi8_membase: dest:i src1:b len:64
 117 loadr4_membase: dest:f src1:b len:64
 118 loadr8_membase: dest:f src1:b len:64
 119 loadu4_mem: dest:i len:8
 120 move: dest:i src1:i len:4
 121 add_imm: dest:i src1:i len:64
 122 addcc_imm: dest:i src1:i len:64
 123 sub_imm: dest:i src1:i len:64
 124 subcc_imm: dest:i src1:i len:64
 125 mul_imm: dest:i src1:i len:64
 126 div_imm: dest:a src1:i src2:i len:64
 127 div_un_imm: dest:a src1:i src2:i len:64
 128 rem_imm: dest:d src1:i src2:i len:64
 129 rem_un_imm: dest:d src1:i src2:i len:64
 130 and_imm: dest:i src1:i len:64
 131 or_imm: dest:i src1:i len:64
 132 xor_imm: dest:i src1:i len:64
 133 shl_imm: dest:i src1:i len:64
 134 shr_imm: dest:i src1:i len:64
 135 shr_un_imm: dest:i src1:i len:64
 136 cond_exc_eq: len:64
 137 cond_exc_ne_un: len:64
 138 cond_exc_lt: len:64
 139 cond_exc_lt_un: len:64
 140 cond_exc_gt: len:64
 141 cond_exc_gt_un: len:64
 142 cond_exc_ge: len:64
 143 cond_exc_ge_un: len:64
 144 cond_exc_le: len:64
 145 cond_exc_le_un: len:64
 146 cond_exc_ov: len:64
 147 cond_exc_no: len:64
 148 cond_exc_c: len:64
 149 cond_exc_nc: len:64
 150 float_beq: len:8
 151 float_bne_un: len:64
 152 float_blt: len:8
 153 float_blt_un: len:64
 154 float_bgt: len:8
 155 float_bgt_un: len:64
 156 float_bge: len:64
 157 float_bge_un: len:64
 158 float_ble: len:64
 159 float_ble_un: len:64
 160 float_add: dest:f src1:f src2:f len:4
 161 float_sub: dest:f src1:f src2:f len:4
 162 float_mul: dest:f src1:f src2:f len:4
 163 float_div: dest:f src1:f src2:f len:4
 164 float_div_un: dest:f src1:f src2:f len:4
 165 float_rem: dest:f src1:f src2:f len:64
 166 float_rem_un: dest:f src1:f src2:f len:64
 167 float_neg: dest:f src1:f len:4
 168 float_not: dest:f src1:f len:4
 169 float_conv_to_i1: dest:i src1:f len:40
 170 float_conv_to_i2: dest:i src1:f len:40
 171 float_conv_to_i4: dest:i src1:f len:40
 172 float_conv_to_i8: dest:L src1:f len:40
 173 float_conv_to_r4: dest:f src1:f len:8
 174 float_conv_to_u4: dest:i src1:f len:40
 175 float_conv_to_u8: dest:L src1:f len:40
 176 float_conv_to_u2: dest:i src1:f len:40
 177 float_conv_to_u1: dest:i src1:f len:40
 178 float_conv_to_i: dest:i src1:f len:40
 179 float_ceq: dest:i src1:f src2:f len:64
 180 float_cgt: dest:i src1:f src2:f len:64
 181 float_cgt_un: dest:i src1:f src2:f len:64
 182 float_clt: dest:i src1:f src2:f len:64
 183 float_clt_un: dest:i src1:f src2:f len:64
 184 float_conv_to_u: dest:i src1:f len:64
 185 call_handler: len:64 clob:c
 186 aot_const: dest:i len:64
 187 adc: dest:i src1:i src2:i len:4
 188 addcc: dest:i src1:i src2:i len:4
 189 subcc: dest:i src1:i src2:i len:4
 190 adc_imm: dest:i src1:i len:64
 191 sbb: dest:i src1:i src2:i len:4
 192 sbb_imm: dest:i src1:i len:64
 193 br_reg: src1:i len:8
 194 bigmul: len:2 dest:L src1:a src2:i
 195 bigmul_un: len:2 dest:L src1:a src2:i
 196 fmove: dest:f src1:f len:8
 197
 198 # 32 bit opcodes
 199 int_add: dest:i src1:i src2:i len:64
 200 int_sub: dest:i src1:i src2:i len:64
 201 int_mul: dest:i src1:i src2:i len:64
 202 int_div: dest:i src1:i src2:i len:64
 203 int_div_un: dest:i src1:i src2:i len:64
 204 int_rem: dest:i src1:i src2:i len:64
 205 int_rem_un: dest:i src1:i src2:i len:64
 206 int_and: dest:i src1:i src2:i len:64
 207 int_or: dest:i src1:i src2:i len:64
 208 int_xor: dest:i src1:i src2:i len:64
 209 int_shl: dest:i src1:i src2:i len:64
 210 int_shr: dest:i src1:i src2:i len:64
 211 int_shr_un: dest:i src1:i src2:i len:64
 212 int_adc: dest:i src1:i src2:i len:64
 213 int_adc_imm: dest:i src1:i len:64
 214 int_sbb: dest:i src1:i src2:i len:64
 215 int_sbb_imm: dest:i src1:i len:64
 216 int_addcc: dest:i src1:i src2:i len:64
 217 int_subcc: dest:i src1:i src2:i len:64
 218 int_add_imm: dest:i src1:i len:64
 219 int_sub_imm: dest:i src1:i len:64
 220 int_mul_imm: dest:i src1:i len:64
 221 int_div_imm: dest:i src1:i len:64
 222 int_div_un_imm: dest:i src1:i len:64
 223 int_rem_imm: dest:i src1:i len:64
 224 int_rem_un_imm: dest:i src1:i len:64
 225 int_and_imm: dest:i src1:i len:64
 226 int_or_imm: dest:i src1:i len:64
 227 int_xor_imm: dest:i src1:i len:64
 228 int_shl_imm: dest:i src1:i len:64
 229 int_shr_imm: dest:i src1:i len:64
 230 int_shr_un_imm: dest:i src1:i len:64
 231 int_mul_ovf: dest:i src1:i src2:i len:64
 232 int_mul_ovf_un: dest:i src1:i src2:i len:64
 233 int_conv_to_i1: dest:i src1:i len:8
 234 int_conv_to_i2: dest:i src1:i len:8
 235 int_conv_to_i4: dest:i src1:i len:4
 236 int_conv_to_i8: dest:i src1:i len:4
 237 int_conv_to_r4: dest:f src1:i len:64
 238 int_conv_to_r8: dest:f src1:i len:64
 239 int_conv_to_u4: dest:i src1:i len:4
 240 int_conv_to_u8: dest:i src1:i len:4
 241 int_conv_to_u2: dest:i src1:i len:8
 242 int_conv_to_u1: dest:i src1:i len:4
 243 int_conv_to_i: dest:i src1:i len:4
 244 int_neg: dest:i src1:i len:64
 245 int_not: dest:i src1:i len:64
 246 int_ceq: dest:i len:64
 247 int_cgt: dest:i len:64
 248 int_cgt_un: dest:i len:64
 249 int_clt: dest:i len:64
 250 int_clt_un: dest:i len:64
 251 int_beq: len:8
 252 int_bge: len:8
 253 int_bgt: len:8
 254 int_ble: len:8
 255 int_blt: len:8
 256 int_bne_un: len:64
 257 int_bge_un: len:64
 258 int_bgt_un: len:64
 259 int_ble_un: len:64
 260 int_blt_un: len:64
 261
 262 # 64 bit opcodes
 263 long_shl: dest:i src1:i src2:i len:64
 264 long_shr: dest:i src1:i src2:i len:64
 265 long_shr_un: dest:i src1:i src2:i len:64
 266 long_conv_to_ovf_i: dest:i src1:i src2:i len:48
 267 long_mul_ovf:
 268 long_conv_to_r_un: dest:f src1:i src2:i len:64
 269 long_shr_imm: dest:i src1:i len:64
 270 long_shr_un_imm: dest:i src1:i len:64
 271 long_shl_imm: dest:i src1:i len:64
 272
 273 memory_barrier: len:4
 274
 275 sparc_brz: src1:i len: 8
 276 sparc_brlez: src1:i len: 8
 277 sparc_brlz: src1:i len: 8
 278 sparc_brnz: src1:i len: 8
 279 sparc_brgz: src1:i len: 8
 280 sparc_brgez: src1:i len: 8
 281 sparc_cond_exc_eqz: src1:i len:64
 282 sparc_cond_exc_nez: src1:i len:64
 283 sparc_cond_exc_ltz: src1:i len:64
 284 sparc_cond_exc_gtz: src1:i len:64
 285 sparc_cond_exc_gez: src1:i len:64
 286 sparc_cond_exc_lez: src1:i len:64
 287
 288 relaxed_nop: len:0
 289
 290 # Linear IR opcodes
 291 nop: len:0
 292 dummy_use: src1:i len:0
 293 dummy_store: len:0
 294 not_reached: len:0
 295 not_null: src1:i len:0
 296
 297 jump_table: dest:i len:64
 298
 299 cond_exc_ieq: len:64
 300 cond_exc_ine_un: len:64
 301 cond_exc_ilt: len:64
 302 cond_exc_ilt_un: len:64
 303 cond_exc_igt: len:64
 304 cond_exc_igt_un: len:64
 305 cond_exc_ige: len:64
 306 cond_exc_ige_un: len:64
 307 cond_exc_ile: len:64
 308 cond_exc_ile_un: len:64
 309 cond_exc_iov: len:64
 310 cond_exc_ino: len:64
 311 cond_exc_ic: len:64
 312 cond_exc_inc: len:64
 313
 314 long_conv_to_ovf_i4_2: dest:i src1:i src2:i len:48
 315
 316 vcall2: len:40 clob:c
 317 vcall2_reg: src1:i len:64 clob:c
 318 vcall2_membase: src1:b len:64 clob:c
 319
 320 gc_safe_point: len:0