#Die Abgabe erfolgt als Archiv (zip), welches euren gesamten Projektordner beinhaltet:
abgabe:
+ rm -f *.zip
make -C src/ clean
make -C spartan3e/ clean
rm -f **/**tags
rm -Rf quartus/calc
cd quartus; ./linux_tilab.sh
zip -r abgabe_g20_`git rev-parse --short HEAD`.zip src/ quartus/ sim/
+ zip -d abgabe_g20_*.zip src/TODO
#1. VHDL Sourcefiles
#2. Quartus-Projekt (für Quartus 9.1)
# Das Projekt sollte direkt nach dem Entpacken kompilierbar sein, so dass
-- rs232/pc-kommunikation: nicht den ganzen RAM dumpen? wie erkennt man das ende
- wenn history noch nicht ganz vollgeschrieben ist?
- einfach eine zeile skippen (= kein CR und newline machen) wenn das erste byte
- in der zeile ein nullbyte ist?
-
== low prio ==
- logic elements eliminieren