spec: schauen die tabellen so besser aus?

diff --git a/spec/ProtocolHeader.sty b/spec/ProtocolHeader.sty
index 38542845e9018aa0b5a953014531c0eff4fb098e..4994a9eb2ed8854a7ad64e71b75e02ef4d95c130 100644 (file)
--- a/spec/ProtocolHeader.sty
+++ b/spec/ProtocolHeader.sty
@@ -156,7 +156,8 @@
        \label{TC \arabic{tccounter}} %this could be done better with a second argument, but that's tiresome to write in the text
 }
 
-\newcommand{\ZE}{\\ \hline}
+\newcommand{\ZE}{\\}
+%\newcommand{\ZE}{\\ %\hline}
 \newcommand{\THEAD}{
        \begin{center}
        \begin{longtable}{|l|l|r|l|l|p{6cm}|}
@@ -166,8 +167,10 @@
        \ZE
        sys\_clk & in & 1 & std\_logic & System & Systemclock \ZE
        sys\_res\_n & in & 1 & std\_logic & System & Systemreset \ZE
+       \hline
 }
 \newcommand{\TEND}{
+       \hline
        \end{longtable}
        \end{center}
 }

diff --git a/spec/speck.tex b/spec/speck.tex
index af7299c631e1008ce977e4d8c66ca8ab264a3f0b..08c7a6b11e7df4706793608804417f641e901e1f 100644 (file)
--- a/spec/speck.tex
+++ b/spec/speck.tex
@@ -101,14 +101,14 @@ Ergebnisses vom Parser Modul signalisiert es das Display Modul
 \THEAD
 vga\_clk & in & 1 & std\_logic & PLL & VGA-Clock \ZE
 vga\_res\_n & in & 1 & std\_logic & PLL & VGA-Reset \ZE
-
+\hline
 vsync\_n & out & 1 & std\_logic & Bildschirm & Vertikale Synchronisation\ZE
 hsync\_n & out & 1 & std\_logic & Bildschirm & Horizontale Synchronisation\ZE
 
 r & out & 3 & std\_logic\_vector & Bildschirm & Ausgabe der Farbe Rot \ZE
 g & out & 3 & std\_logic\_vector & Bildschirm & Ausgabe der Farbe Gr\"un \ZE
 b & out & 2 & std\_logic\_vector & Bildschirm & Ausgabe der Farbe Blau \ZE
-
+\hline
 command & in & 8 & std\_logic\_vector & Display & Kommando an das VGA Modul \ZE
 command\_data & in & 32 & std\_logic\_vector & Display & Daten f\"ur das Kommando \ZE
 free & out & 1 & std\_logic & Display & Signalisiert Bereitschaft \ZE
@@ -126,7 +126,7 @@ spalte & out & 7 & std\_logic\_vector & History & Spaltenadressierung (71 Zeiche
 get & out & 1 & std\_logic & History & Signalisiert Speicheranforderung \ZE
 done & in & 1 & std\_logic & History & Signalisiert dass Daten anliegen \ZE
 char & in & 8 & character & History & enth\"alt angeforderne Daten \ZE
-
+\hline
 command & out & 8 & std\_logic\_vector & VGA & Kommando an das VGA Modul \ZE
 command\_data & out & 32 & std\_logic\_vector & VGA & Daten f\"ur das Kommando \ZE
 free & in & 1 & std\_logic & VGA & Signalisiert Bereitschaft \ZE
@@ -137,7 +137,7 @@ free & in & 1 & std\_logic & VGA & Signalisiert Bereitschaft \ZE
 \THEAD
 rxd & in & 1 & std\_logic & PC & Sendeleitung der seriellen \"Ubertragung \ZE
 txd & out & 1 & std\_logic & PC & Empfangsleitung der seriellen \"Ubertragung \ZE
-
+\hline
 rx\_data & out & 8 & std\_logic\_vector & PC-Kommunikation & Datenfeld f\"ur das Empfangen \ZE
 rx\_new & out & 1 & std\_logic & PC-Kommunikation & Signalisiert ein neu empfangendes Byte \ZE
 
@@ -149,12 +149,12 @@ tx\_new & out & 1 & std\_logic & PC-Kommunikation & Signalisiert dass das anlieg
 \subsubsection{PC-Kommunikation}
 \THEAD
 btn\emph{A} & in & 1 & std\_logic & externer Button & zum Triggern der RS232 Kommunikation \ZE
-
+\hline
 rx\_data & in & 8 & std\_logic\_vector & RS232 & Datenfeld f\"ur das Empfangen \ZE
 rx\_new & in & 1 & std\_logic & RS232 & Signalisiert ein neu empfangendes Byte \ZE
 tx\_data & in & 8 & std\_logic\_vector & RS232 & Datenfeld f\"ur das \"Ubertragen \ZE
 tx\_new & in & 1 & std\_logic & RS232 & Signalisiert dass das anliegende Byte gesendet werden soll \ZE
-
+\hline
 zeile & out & 7 & std\_logic\_vector & History & Zeilenadressierung (50 * 2 Zeilen = 100)\ZE
 spalte & out & 7 & std\_logic\_vector & History & Spaltenadressierung (71 Zeichen inklusive \textbackslash 0) \ZE
 get & out & 1 & std\_logic & History & Signalisiert Speicheranforderung \ZE
@@ -168,7 +168,7 @@ char & in & 8 & character & History & enth\"alt angeforderne Daten \ZE
 \THEAD
 new\_data & out & 1 & std\_logic\_vector & Scanner & Signalisiert neuen Scancode \ZE
 data & out & 8 & std\_logic\_vector & Scanner & Scancode laut Codepage 850 \ZE
-
+\hline
 ps2\_clk & inout & 1 & std\_logic & Tastatur & Clockleitung zum Keyboard \ZE
 ps2\_data & inout & 1 & std\_logic & Tastatur & Datenleitung zum Keyboard \ZE
 \TEND
@@ -178,12 +178,12 @@ ps2\_data & inout & 1 & std\_logic & Tastatur & Datenleitung zum Keyboard \ZE
 \THEAD
 new\_data & in & 1 & std\_logic\_vector & PS/2 & Signalisiert neuen Scancode \ZE
 data & in & 8 & std\_logic\_vector & PS/2 & Scancode laut Codepage 850 \ZE
-
+\hline
 char & out & 8 & character & History & Zeichen das vom History Modul \"ubernommen werden soll \ZE
 take & out & 1 & std\_logic & History & Signalisiert Datenfeld char \ZE
 done & in & 1 & std\_logic & History & Signalisiert die \"Ubernahme der Daten \ZE
 backspace & out & 1 & std\_logic & History & Signalisiert Backspace (letztes Zeichen im Buffer soll gel\"oscht werden) \ZE
-
+\hline
 do\_it & out & 1 & std\_logic & Parser & Auswertung beginnen (ENTER) \ZE
 finished & in & 1 & std\_logic & Parser & Auswertung fertig \ZE
 \TEND
@@ -209,7 +209,7 @@ op2 & out & 32 & SIGNED(32-1 downto 0) & ALU & zweite Operand \ZE
 op3 & in & 32 & SIGNED(32-1 downto 0) & ALU & Zieloperand \ZE
 do\_calc & out & 1 & std\_logic & ALU & Signalisert Berechnungstart \ZE
 calc\_done & in & 1 & std\_logic & ALU & Berechnung fertig \ZE
-
+\hline
 do\_it & in & 1 & std\_logic & Scanner & Auswertung beginnen (ENTER) \ZE
 finished & out & 1 & std\_logic & Scanner & Auswertung fertig \ZE
 \TEND
@@ -233,12 +233,12 @@ pc\_spalte & in & 7 & std\_logic\_vector & PC-Kommunikation & Spaltenadressierun
 pc\_get & in & 1 & std\_logic & PC-Kommunikation & Signalisiert Speicheranforderung \ZE
 pc\_done & out & 1 & std\_logic & PC-Kommunikation & Signalisiert dass Daten anliegen \ZE
 pc\_char & out & 8 & character & PC-Kommunikation & enth\"alt angeforderne Daten \ZE
-
+\hline
 s\_char & in & 8 & character & Scanner & Zeichen das vom Scanner Modul \"ubernommen werden soll \ZE
 s\_take & in & 1 & std\_logic & Scanner & Signalisiert Datenfeld char \ZE
 s\_done & out & 1 & std\_logic & Scanner & Signalisiert die \"Ubernahme der Daten \ZE
 s\_backspace & in & 1 & std\_logic & Scanner & Signalisiert Backspace (letztes Zeichen im Buffer soll gel\"oscht werden) \ZE
-
+\hline
 d\_new\_eingabe & out & 1 & std\_logic & Display & Fordert Display auf die Eingabe auszulesen \ZE
 d\_new\_result & out & 1 & std\_logic & Display & Fordert Display auf das Ergebnis auszulesen \ZE
 d\_zeile & in & 5 & std\_logic\_vector & Display & Zeilenadressierung ($2 * 15$ Zeilen $=30$) \ZE
@@ -246,7 +246,7 @@ d\_spalte & in & 7 & std\_logic\_vector & Display & Spaltenadressierung (71 Zeic
 d\_get & in & 1 & std\_logic & Display & Signalisiert Speicheranforderung \ZE
 d\_done & out & 1 & std\_logic & Display & Signalisiert dass Daten anliegen \ZE
 d\_char & out & 8 & character & Display & enth\"alt angeforderne Daten \ZE
-
+\hline
 p\_rw & in & 1 & std\_logic & Parser & 0 = read (Expression), 1 = write (Ergebnis) \ZE
 p\_spalte & in & 7 & std\_logic\_vector & Parser & Spaltenadressierung (71 Zeichen inklusive \textbackslash 0) \ZE
 p\_rget & in & 1 & std\_logic & Parser & Signalisiert Leseanforderung \ZE