-leer bis jetzt ;)
+- sys_{clk,res} low/high-aktiv?
+- signale einheitlicher benennen
+- buttonmodul (mit debouncing) fuer reset und rs232 dump
--- /dev/null
+- einheitliche clock in den testbenches
+- "features" die in der vorlesung erwaehnt worden sind einbauen
+- alu postlayout fix (noch immer ein grosses fragezeichen was da nicht passt)
);
begin
+ -- init & reset
sys_res_n <= '0';
- wait for 50 ns;
+ do_calc <= '0';
+ opcode <= ALU_NOP;
+ op1 <= (others => '0');
+ op2 <= (others => '0');
+
+ wait for 300 ns;
sys_res_n <= '1';
for i in testmatrix'range loop
process
begin
sys_clk <= '0';
- wait for 20 ns;
+ wait for 15 ns;
sys_clk <= '1';
- wait for 20 ns;
+ wait for 15 ns;
if stop = true then
wait;
end if;
op1 <= (others => '0');
op2 <= (others => '0');
- wait for 240 ns;
+ wait for 300 ns;
sys_res_n <= '1';
for i in testmatrix'range loop