-- debounce fuer sys_res_n und btnA -- einfach die debounce entity vom example
- hernehmen
+- debounce fuer btnA -- einfach die debounce entity vom example hernehmen
- rs232/pc-kommunikation: RAM dumpen
-- uart rx oversampling, uart rx synchronizen (vlg. debouncing/sync*.vhd)
-
-
-- postlayout: nochmal testen obs im tilab wirklich ned geht.
-
-
- gen_pkg: unsigned fuer hspalte, hzeile
== BUGS ==
- wie detailiert muessen die screenshots der simulationen sein?
- warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
+- postlayout: geht im tilab nicht... reicht screenshot?
+
== FAQ =