uart_rx: ein prozessmodell. spart weitere 3 logic elements :P

[hwmod.git] / src / TODO

diff --git a/src/TODO b/src/TODO
index c108b2c0b1859683c7efda36ffaaee13fa410b12..2c2e9179fe9b93298875d79dfb2d46acb6b790fd 100644 (file)
--- a/src/TODO
+++ b/src/TODO
@@ -1,13 +1,3 @@
-- rs232/pc-kommunikation: nicht den ganzen RAM dumpen? wie erkennt man das ende
-  wenn history noch nicht ganz vollgeschrieben ist?
-  einfach eine zeile skippen (= kein CR und newline machen) wenn das erste byte
-  in der zeile ein nullbyte ist?
-
-- fuer jede entity eine component definition machen und diese verwenden (in der
-  top-level entity und in den simulationen).
-         $ grep 'work.' *.vhd
-  sollte hilfreich sein.
-
 == low prio ==
 - logic elements eliminieren