src/textmode_vga/textmode_vga_v_sm.vhd

   1 -------------------------------------------------------------------------\r
   2 --\r
   3 -- Filename: textmode_vga_v_sm.vhd\r
   4 -- =========\r
   5 --\r
   6 -- Short Description:\r
   7 -- ==================\r
   8 --   Entity declaration of the vertical VGA timing finite state machine\r
   9 --\r
  10 -------------------------------------------------------------------------\r
  11 \r
  12 library ieee;
  13 use ieee.std_logic_1164.all;
  14 use work.math_pkg.all;
  15 use work.textmode_vga_pkg.all;\r
  16 use work.font_pkg.all;
  17
  18 entity textmode_vga_v_sm is
  19   port
  20   (
  21     sys_clk, sys_res_n : in std_logic;
  22
  23     is_data_line : out std_logic;
  24     char_line_cnt : out std_logic_vector(log2c(LINE_COUNT) - 1 downto 0);
  25     char_height_pixel : out std_logic_vector(log2c(CHAR_HEIGHT) - 1 downto 0);
  26     is_eol : in std_logic;
  27
  28     vsync_n : out std_logic
  29   );
  30 end entity textmode_vga_v_sm;