1 - debounce fuer btnA -- einfach die debounce entity vom example hernehmen
4 - rs232/pc-kommunikation: RAM dumpen
7 - gen_pkg: unsigned fuer hspalte, hzeile
11 - logic elements eliminieren
13 == jakob/thomas fragen ==
14 - sram warning @ quartus => duerfen wir ignorieren
16 - coverage fuer abgabe noetig? => nein
18 - bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j => keine
19 ahnung, wenns geht minimalbeispiel machen
21 - wie detailiert muessen die screenshots der simulationen sein? => man soll was
22 erkennen und erklaeren koennen dazu.
24 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
25 instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
26 => deprecated und man soll mindestens component definitionen fuer alle module
29 - postlayout: geht im tilab nicht... reicht screenshot? => ja
34 Q: wo sieht man f_max im quartus?
35 A: in der project_gen.tcl die zeile
36 > set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk
37 entfernen und danach das quartus projekt neu erstellen. danach sollte fmax im
38 timing report ersichtlich sein.