src/TODO

   1 - debounce fuer btnA -- einfach die debounce entity vom example hernehmen
   2
   3
   4 - rs232/pc-kommunikation: RAM dumpen
   5
   6
   7 - gen_pkg: unsigned fuer hspalte, hzeile
   8
   9
  10 == low prio ==
  11 - logic elements eliminieren
  12
  13 == jakob/thomas fragen ==
  14 - sram warning @ quartus
  15 - coverage fuer abgabe noetig?
  16 - bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j
  17 - wie detailiert muessen die screenshots der simulationen sein?
  18 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
  19   instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
  20 - postlayout: geht im tilab nicht... reicht screenshot?
  21
  22
  23
  24 == FAQ =
  25 Q: wo sieht man f_max im quartus?
  26 A: in der project_gen.tcl die zeile
  27         > set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk
  28    entfernen und danach das quartus projekt neu erstellen. danach sollte fmax im
  29    timing report ersichtlich sein.