src/TODO

   1 - rs232/pc-kommunikation: RAM dumpen
   2
   3 - fuer jede entity eine component definition machen und diese verwenden (in der
   4   top-level entity und in den simulationen).
   5           $ grep 'work.' *.vhd
   6   sollte hilfreich sein.
   7
   8 == low prio ==
   9 - logic elements eliminieren
  10
  11 == jakob/thomas fragen ==
  12 - sram warning @ quartus => duerfen wir ignorieren
  13
  14 - coverage fuer abgabe noetig? => nein
  15
  16 - bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j => keine
  17   ahnung, wenns geht minimalbeispiel machen
  18
  19 - wie detailiert muessen die screenshots der simulationen sein? => man soll was
  20   erkennen und erklaeren koennen dazu.
  21
  22 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
  23   instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
  24   => deprecated und man soll mindestens component definitionen fuer alle module
  25   machen
  26
  27 - postlayout: geht im tilab nicht... reicht screenshot? => ja
  28
  29
  30
  31 == FAQ =
  32 Q: wo sieht man f_max im quartus?
  33 A: in der project_gen.tcl die zeile
  34         > set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk
  35    entfernen und danach das quartus projekt neu erstellen. danach sollte fmax im
  36    timing report ersichtlich sein.