spec/TODO

   1 Requirement Specification
   2         Verhalten bei Ueberlauf. Division durch 0. (=> als ergebnis soll "Error" da stehen?)
   3         Eingabe von unguetligen Zeichen (=> sollen nicht angezeigt werden).
   4
   5 High Level Design Description
   6         zu komplexe ModulBeschreibung? sonst done.
   7
   8 Externe Interfaces
   9         Physikalische Interfaces (Pins? nochmal VSYNC & HSYNC erklären? jedenfalls: vga, ps/2, board-buttons, rs232-sub/d, clock, reset)
  10         sind Logische Interfaces auch Externe Interfaces?
  11         schöne Tabellen für die Logischen Modul-Interfaces + Description der Ports (oder ist das mehr Behaviour?)
  12         Logische Modul-Interfaces finalisieren
  13                 fehlende Fehler-Signalisierung von ALU, Converter und u.U. Parser; Signalisierung von 'Enter' von Scanner zu History; History Ports; Converter sequentiell vs. parallel (wie jetzt)
  14         Bonusarbeit: grafische Repräsentation der Modul-Interfaces
  15                 low priority, eher für finale Spezifikation (es wird sich sicher auch viel ändern)
  16         Verhalten der Interfaces
  17                 abstrakt oder auf unsere Modul-Interfaces bezogen? die Beispiele von den Folien sehen eher abstrakt aus. die Verhaltensweisen der Modul-Interfaces sind wahrscheinlich besser in der Detailed Design Description aufgehoben (Event Sequence Diagrams).
  18
  19 Testfälle für alle Requirements
  20         um zb. die History zu füllen sind 50+ Eingaben zu tätigen, kann mit anderen Testfällen kombiniert werden
  21
  22 Detaillierte Design Description
  23         wie detailliert sollen innere Strukturen beschrieben werden?
  24         Event Sequence Diagrams und/oder (?) FSMs
  25                 was nehmen wir für die Event Sequence Diagrams her? Dia (hätt nicht gesehen dass es das könnte)? Visual Paradigm (nur Windows glaub ich)?