2 Wed Oct 28 14:19:24 2009
3 Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version
12 4. Parallel Compilation
13 5. Incremental Compilation Preservation Summary
14 6. Incremental Compilation Partition Settings
15 7. Incremental Compilation Placement Preservation
17 9. Fitter Resource Usage Summary
22 14. Output Pin Default Load For Reported TCO
23 15. Fitter Resource Utilization by Entity
24 16. Delay Chain Summary
25 17. Pad To Core Delay Chain Fanout
27 19. Global & Other Fast Signals
28 20. Non-Global High Fan-Out Signals
29 21. Interconnect Usage Summary
30 22. LAB Logic Elements
32 24. LAB Signals Sourced
33 25. LAB Signals Sourced Out
34 26. LAB Distinct Inputs
35 27. Fitter Device Options
36 28. Estimated Delay Added for Hold Timing
38 30. Fitter Suppressed Messages
45 Copyright (C) 1991-2009 Altera Corporation
46 Your use of Altera Corporation's design tools, logic functions
47 and other software and tools, and its AMPP partner logic
48 functions, and any output files from any of the foregoing
49 (including device programming or simulation files), and any
50 associated documentation or information are expressly subject
51 to the terms and conditions of the Altera Program License
52 Subscription Agreement, Altera MegaCore Function License
53 Agreement, or other applicable license agreement, including,
54 without limitation, that your use is for the sole purpose of
55 programming logic devices manufactured by Altera and sold by
56 Altera or its authorized distributors. Please refer to the
57 applicable agreement for further details.
61 +---------------------------------------------------------------------+
63 +--------------------------+------------------------------------------+
64 ; Fitter Status ; Successful - Wed Oct 28 14:19:24 2009 ;
65 ; Quartus II Version ; 9.0 Build 132 02/25/2009 SJ Full Version ;
66 ; Revision Name ; vga ;
67 ; Top-level Entity Name ; vga ;
69 ; Device ; EP1S25F672C6 ;
70 ; Timing Models ; Final ;
71 ; Total logic elements ; 173 / 25,660 ( < 1 % ) ;
72 ; Total pins ; 117 / 474 ( 25 % ) ;
73 ; Total virtual pins ; 0 ;
74 ; Total memory bits ; 0 / 1,944,576 ( 0 % ) ;
75 ; DSP block 9-bit elements ; 0 / 80 ( 0 % ) ;
76 ; Total PLLs ; 0 / 6 ( 0 % ) ;
77 ; Total DLLs ; 0 / 2 ( 0 % ) ;
78 +--------------------------+------------------------------------------+
81 +--------------------------------------------------------------------------------------------------------------------------------------+
83 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
84 ; Option ; Setting ; Default Value ;
85 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
86 ; Device ; EP1S25F672C6 ; ;
87 ; Fit Attempts to Skip ; 0 ; 0.0 ;
88 ; Use smart compilation ; Off ; Off ;
89 ; Use TimeQuest Timing Analyzer ; Off ; Off ;
90 ; Router Timing Optimization Level ; Normal ; Normal ;
91 ; Placement Effort Multiplier ; 1.0 ; 1.0 ;
92 ; Router Effort Multiplier ; 1.0 ; 1.0 ;
93 ; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
94 ; Optimize Multi-Corner Timing ; Off ; Off ;
95 ; Optimize Timing ; Normal compilation ; Normal compilation ;
96 ; Optimize Timing for ECOs ; Off ; Off ;
97 ; Regenerate full fit report during ECO compiles ; Off ; Off ;
98 ; Optimize IOC Register Placement for Timing ; On ; On ;
99 ; Limit to One Fitting Attempt ; Off ; Off ;
100 ; Final Placement Optimizations ; Automatically ; Automatically ;
101 ; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
102 ; Fitter Initial Placement Seed ; 1 ; 1 ;
103 ; Slow Slew Rate ; Off ; Off ;
104 ; PCI I/O ; Off ; Off ;
105 ; Weak Pull-Up Resistor ; Off ; Off ;
106 ; Enable Bus-Hold Circuitry ; Off ; Off ;
107 ; Auto Global Memory Control Signals ; Off ; Off ;
108 ; Auto Packed Registers ; Auto ; Auto ;
109 ; Auto Delay Chains ; On ; On ;
110 ; Auto Merge PLLs ; On ; On ;
111 ; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ;
112 ; Perform Register Duplication for Performance ; Off ; Off ;
113 ; Perform Register Retiming for Performance ; Off ; Off ;
114 ; Perform Asynchronous Signal Pipelining ; Off ; Off ;
115 ; Fitter Effort ; Auto Fit ; Auto Fit ;
116 ; Physical Synthesis Effort Level ; Normal ; Normal ;
117 ; Logic Cell Insertion - Logic Duplication ; Auto ; Auto ;
118 ; Auto Register Duplication ; Auto ; Auto ;
119 ; Auto Global Clock ; On ; On ;
120 ; Auto Global Register Control Signals ; On ; On ;
121 ; Stop After Congestion Map Generation ; Off ; Off ;
122 ; Save Intermediate Fitting Results ; Off ; Off ;
123 ; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;
124 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
127 +------------------------------------------+
128 ; Parallel Compilation ;
129 +----------------------------+-------------+
130 ; Processors ; Number ;
131 +----------------------------+-------------+
132 ; Number detected on machine ; 2 ;
133 ; Maximum allowed ; 2 ;
135 ; Average used ; 1.00 ;
138 ; Usage by Processor ; % Time Used ;
139 ; 1 processor ; 100.0% ;
140 ; 2 processors ; < 0.1% ;
141 +----------------------------+-------------+
144 +----------------------------------------------+
145 ; Incremental Compilation Preservation Summary ;
146 +-------------------------+--------------------+
148 +-------------------------+--------------------+
150 ; -- Requested ; 0 / 292 ( 0.00 % ) ;
151 ; -- Achieved ; 0 / 292 ( 0.00 % ) ;
153 ; Routing (by Connection) ; ;
154 ; -- Requested ; 0 / 0 ( 0.00 % ) ;
155 ; -- Achieved ; 0 / 0 ( 0.00 % ) ;
156 +-------------------------+--------------------+
159 +--------------------------------------------------------------------------------------------------------------------------------------------------+
160 ; Incremental Compilation Partition Settings ;
161 +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
162 ; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
163 +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
164 ; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ;
165 +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
168 +--------------------------------------------------------------------------------------------+
169 ; Incremental Compilation Placement Preservation ;
170 +----------------+---------+-------------------+-------------------------+-------------------+
171 ; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
172 +----------------+---------+-------------------+-------------------------+-------------------+
173 ; Top ; 292 ; 0 ; N/A ; Source File ;
174 +----------------+---------+-------------------+-------------------------+-------------------+
180 The pin-out file can be found in /homes/burban/didelu/dide_16/bsp2/Designflow/ppr/sim/vga.pin.
183 +------------------------------------------------------------------------------------------------+
184 ; Fitter Resource Usage Summary ;
185 +---------------------------------------------+--------------------------------------------------+
187 +---------------------------------------------+--------------------------------------------------+
188 ; Total logic elements ; 173 / 25,660 ( < 1 % ) ;
189 ; -- Combinational with no register ; 90 ;
190 ; -- Register only ; 0 ;
191 ; -- Combinational with a register ; 83 ;
193 ; Logic element usage by number of LUT inputs ; ;
194 ; -- 4 input functions ; 60 ;
195 ; -- 3 input functions ; 52 ;
196 ; -- 2 input functions ; 58 ;
197 ; -- 1 input functions ; 2 ;
198 ; -- 0 input functions ; 1 ;
200 ; Logic elements by mode ; ;
201 ; -- normal mode ; 120 ;
202 ; -- arithmetic mode ; 53 ;
204 ; -- register cascade mode ; 0 ;
205 ; -- synchronous clear/load mode ; 70 ;
206 ; -- asynchronous clear/load mode ; 24 ;
208 ; Total registers ; 83 / 28,424 ( < 1 % ) ;
209 ; Total LABs ; 24 / 2,566 ( < 1 % ) ;
210 ; Logic elements in carry chains ; 61 ;
211 ; User inserted logic elements ; 0 ;
213 ; I/O pins ; 117 / 474 ( 25 % ) ;
214 ; -- Clock pins ; 2 / 16 ( 13 % ) ;
215 ; Global signals ; 2 ;
216 ; M512s ; 0 / 224 ( 0 % ) ;
217 ; M4Ks ; 0 / 138 ( 0 % ) ;
218 ; M-RAMs ; 0 / 2 ( 0 % ) ;
219 ; Total memory bits ; 0 / 1,944,576 ( 0 % ) ;
220 ; Total RAM block bits ; 0 / 1,944,576 ( 0 % ) ;
221 ; DSP block 9-bit elements ; 0 / 80 ( 0 % ) ;
222 ; PLLs ; 0 / 6 ( 0 % ) ;
223 ; Global clocks ; 2 / 16 ( 13 % ) ;
224 ; Regional clocks ; 0 / 16 ( 0 % ) ;
225 ; Fast regional clocks ; 0 / 8 ( 0 % ) ;
226 ; SERDES transmitters ; 0 / 78 ( 0 % ) ;
227 ; SERDES receivers ; 0 / 78 ( 0 % ) ;
228 ; JTAGs ; 0 / 1 ( 0 % ) ;
229 ; CRC blocks ; 0 / 1 ( 0 % ) ;
230 ; Remote update blocks ; 0 / 1 ( 0 % ) ;
231 ; Average interconnect usage (total/H/V) ; 0% / 0% / 0% ;
232 ; Peak interconnect usage (total/H/V) ; 1% / 2% / 1% ;
233 ; Maximum fan-out node ; clk_pin ;
234 ; Maximum fan-out ; 84 ;
235 ; Highest non-global fan-out signal ; vga_control:vga_control_unit|toggle_sig_0_0_0_g1 ;
236 ; Highest non-global fan-out ; 22 ;
237 ; Total fan-out ; 871 ;
238 ; Average fan-out ; 2.99 ;
239 +---------------------------------------------+--------------------------------------------------+
242 +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
244 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
245 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
246 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
247 ; clk_pin ; R3 ; 1 ; 0 ; 21 ; 0 ; 84 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
248 ; reset_pin ; N2 ; 2 ; 0 ; 27 ; 2 ; 9 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
249 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
252 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
254 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
255 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
256 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
257 ; b0_pin ; AC15 ; 7 ; 50 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
258 ; b1_pin ; W15 ; 7 ; 46 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
259 ; d_b ; Y16 ; 7 ; 50 ; 0 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
260 ; d_column_counter[0] ; B16 ; 4 ; 52 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
261 ; d_column_counter[1] ; C15 ; 4 ; 50 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
262 ; d_column_counter[2] ; H16 ; 4 ; 50 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
263 ; d_column_counter[3] ; F12 ; 9 ; 37 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
264 ; d_column_counter[4] ; E13 ; 9 ; 37 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
265 ; d_column_counter[5] ; C16 ; 4 ; 54 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
266 ; d_column_counter[6] ; D17 ; 4 ; 56 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
267 ; d_column_counter[7] ; E16 ; 4 ; 54 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
268 ; d_column_counter[8] ; E14 ; 9 ; 37 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
269 ; d_column_counter[9] ; H18 ; 4 ; 56 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
270 ; d_g ; T4 ; 1 ; 0 ; 15 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
271 ; d_h_enable ; AA13 ; 11 ; 37 ; 0 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
272 ; d_hsync ; AF12 ; 8 ; 33 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
273 ; d_hsync_counter[0] ; P8 ; 2 ; 0 ; 28 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
274 ; d_hsync_counter[1] ; AB14 ; 11 ; 37 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
275 ; d_hsync_counter[2] ; N8 ; 2 ; 0 ; 28 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
276 ; d_hsync_counter[3] ; M8 ; 2 ; 0 ; 29 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
277 ; d_hsync_counter[4] ; N6 ; 2 ; 0 ; 29 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
278 ; d_hsync_counter[5] ; AB12 ; 11 ; 37 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
279 ; d_hsync_counter[6] ; P6 ; 1 ; 0 ; 20 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
280 ; d_hsync_counter[7] ; N21 ; 5 ; 79 ; 28 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
281 ; d_hsync_counter[8] ; D16 ; 4 ; 54 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
282 ; d_hsync_counter[9] ; AB13 ; 11 ; 37 ; 0 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
283 ; d_hsync_state[0] ; M9 ; 2 ; 0 ; 29 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
284 ; d_hsync_state[1] ; B10 ; 3 ; 21 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
285 ; d_hsync_state[2] ; AA12 ; 11 ; 37 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
286 ; d_hsync_state[3] ; F14 ; 9 ; 37 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
287 ; d_hsync_state[4] ; R9 ; 1 ; 0 ; 19 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
288 ; d_hsync_state[5] ; B17 ; 4 ; 58 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
289 ; d_hsync_state[6] ; C17 ; 4 ; 58 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
290 ; d_line_counter[0] ; M7 ; 2 ; 0 ; 31 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
291 ; d_line_counter[1] ; H10 ; 3 ; 27 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
292 ; d_line_counter[2] ; G10 ; 3 ; 23 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
293 ; d_line_counter[3] ; AC11 ; 8 ; 27 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
294 ; d_line_counter[4] ; L4 ; 2 ; 0 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
295 ; d_line_counter[5] ; L7 ; 2 ; 0 ; 32 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
296 ; d_line_counter[6] ; L6 ; 2 ; 0 ; 32 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
297 ; d_line_counter[7] ; A9 ; 3 ; 21 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
298 ; d_line_counter[8] ; F9 ; 3 ; 21 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
299 ; d_r ; B8 ; 3 ; 14 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
300 ; d_set_column_counter ; D10 ; 3 ; 21 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
301 ; d_set_hsync_counter ; M6 ; 2 ; 0 ; 31 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
302 ; d_set_line_counter ; AA16 ; 7 ; 52 ; 0 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
303 ; d_set_vsync_counter ; Y11 ; 8 ; 29 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
304 ; d_state_clk ; P7 ; 1 ; 0 ; 20 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
305 ; d_toggle ; K4 ; 2 ; 0 ; 37 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
306 ; d_toggle_counter[0] ; J8 ; 2 ; 0 ; 35 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
307 ; d_toggle_counter[10] ; E11 ; 3 ; 31 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
308 ; d_toggle_counter[11] ; AA11 ; 8 ; 31 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
309 ; d_toggle_counter[12] ; K5 ; 2 ; 0 ; 34 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
310 ; d_toggle_counter[13] ; K7 ; 2 ; 0 ; 34 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
311 ; d_toggle_counter[14] ; G9 ; 3 ; 23 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
312 ; d_toggle_counter[15] ; G11 ; 3 ; 29 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
313 ; d_toggle_counter[16] ; D11 ; 3 ; 25 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
314 ; d_toggle_counter[17] ; K21 ; 5 ; 79 ; 34 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
315 ; d_toggle_counter[18] ; C11 ; 3 ; 25 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
316 ; d_toggle_counter[19] ; AD11 ; 8 ; 29 ; 0 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
317 ; d_toggle_counter[1] ; K25 ; 5 ; 79 ; 35 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
318 ; d_toggle_counter[20] ; G7 ; 3 ; 17 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
319 ; d_toggle_counter[21] ; U5 ; 1 ; 0 ; 15 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
320 ; d_toggle_counter[22] ; U7 ; 1 ; 0 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
321 ; d_toggle_counter[23] ; T25 ; 6 ; 79 ; 15 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
322 ; d_toggle_counter[24] ; U22 ; 6 ; 79 ; 14 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
323 ; d_toggle_counter[2] ; E9 ; 3 ; 17 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
324 ; d_toggle_counter[3] ; F10 ; 3 ; 23 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
325 ; d_toggle_counter[4] ; K9 ; 2 ; 0 ; 35 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
326 ; d_toggle_counter[5] ; B11 ; 3 ; 29 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
327 ; d_toggle_counter[6] ; A10 ; 3 ; 23 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
328 ; d_toggle_counter[7] ; K2 ; 2 ; 0 ; 35 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
329 ; d_toggle_counter[8] ; K1 ; 2 ; 0 ; 35 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
330 ; d_toggle_counter[9] ; E10 ; 3 ; 23 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
331 ; d_v_enable ; C10 ; 3 ; 21 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
332 ; d_vsync ; L23 ; 5 ; 79 ; 31 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
333 ; d_vsync_counter[0] ; M5 ; 2 ; 0 ; 30 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
334 ; d_vsync_counter[1] ; E12 ; 9 ; 37 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
335 ; d_vsync_counter[2] ; C12 ; 3 ; 33 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
336 ; d_vsync_counter[3] ; M22 ; 5 ; 79 ; 30 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
337 ; d_vsync_counter[4] ; M23 ; 5 ; 79 ; 30 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
338 ; d_vsync_counter[5] ; N7 ; 2 ; 0 ; 29 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
339 ; d_vsync_counter[6] ; A12 ; 3 ; 33 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
340 ; d_vsync_counter[7] ; L2 ; 2 ; 0 ; 33 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
341 ; d_vsync_counter[8] ; F13 ; 9 ; 37 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
342 ; d_vsync_counter[9] ; M4 ; 2 ; 0 ; 30 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
343 ; d_vsync_state[0] ; F17 ; 4 ; 56 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
344 ; d_vsync_state[1] ; AD15 ; 7 ; 52 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
345 ; d_vsync_state[2] ; G18 ; 4 ; 58 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
346 ; d_vsync_state[3] ; AA14 ; 11 ; 37 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
347 ; d_vsync_state[4] ; A17 ; 4 ; 56 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
348 ; d_vsync_state[5] ; F15 ; 4 ; 46 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
349 ; d_vsync_state[6] ; G17 ; 4 ; 56 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
350 ; g0_pin ; U8 ; 1 ; 0 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
351 ; g1_pin ; U18 ; 6 ; 79 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
352 ; g2_pin ; T20 ; 6 ; 79 ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
353 ; hsync_pin ; AD12 ; 8 ; 33 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
354 ; r0_pin ; B9 ; 3 ; 17 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
355 ; r1_pin ; E8 ; 3 ; 14 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
356 ; r2_pin ; A8 ; 3 ; 17 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
357 ; seven_seg_pin[0] ; U19 ; 6 ; 79 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
358 ; seven_seg_pin[10] ; C2 ; 3 ; 3 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
359 ; seven_seg_pin[11] ; H6 ; 2 ; 0 ; 41 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
360 ; seven_seg_pin[12] ; E7 ; 3 ; 12 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
361 ; seven_seg_pin[13] ; U6 ; 1 ; 0 ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
362 ; seven_seg_pin[1] ; A6 ; 3 ; 9 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
363 ; seven_seg_pin[2] ; L5 ; 2 ; 0 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
364 ; seven_seg_pin[3] ; U2 ; 1 ; 0 ; 14 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
365 ; seven_seg_pin[4] ; U21 ; 6 ; 79 ; 14 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
366 ; seven_seg_pin[5] ; T5 ; 1 ; 0 ; 15 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
367 ; seven_seg_pin[6] ; U1 ; 1 ; 0 ; 14 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
368 ; seven_seg_pin[7] ; F5 ; 3 ; 9 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
369 ; seven_seg_pin[8] ; L3 ; 2 ; 0 ; 33 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
370 ; seven_seg_pin[9] ; A7 ; 3 ; 14 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
371 ; vsync_pin ; L22 ; 5 ; 79 ; 31 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
372 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
375 +------------------------------------------------------------+
377 +----------+------------------+---------------+--------------+
378 ; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
379 +----------+------------------+---------------+--------------+
380 ; 1 ; 12 / 61 ( 20 % ) ; 3.3V ; -- ;
381 ; 2 ; 25 / 59 ( 42 % ) ; 3.3V ; -- ;
382 ; 3 ; 29 / 54 ( 54 % ) ; 3.3V ; -- ;
383 ; 4 ; 16 / 56 ( 29 % ) ; 3.3V ; -- ;
384 ; 5 ; 7 / 59 ( 12 % ) ; 3.3V ; -- ;
385 ; 6 ; 6 / 61 ( 10 % ) ; 3.3V ; -- ;
386 ; 7 ; 5 / 57 ( 9 % ) ; 3.3V ; -- ;
387 ; 8 ; 6 / 54 ( 11 % ) ; 3.3V ; -- ;
388 ; 9 ; 6 / 6 ( 100 % ) ; 3.3V ; -- ;
389 ; 11 ; 6 / 6 ( 100 % ) ; 3.3V ; -- ;
390 +----------+------------------+---------------+--------------+
393 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
395 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
396 ; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
397 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
398 ; A2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
399 ; A3 ; 733 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
400 ; A4 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
401 ; A5 ; 725 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
402 ; A6 ; 717 ; 3 ; seven_seg_pin[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
403 ; A7 ; 703 ; 3 ; seven_seg_pin[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
404 ; A8 ; 702 ; 3 ; r2_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
405 ; A9 ; 695 ; 3 ; d_line_counter[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
406 ; A10 ; 684 ; 3 ; d_toggle_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
407 ; A11 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
408 ; A12 ; 656 ; 3 ; d_vsync_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
409 ; A13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
410 ; A14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
411 ; A15 ; 640 ; 4 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
412 ; A16 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
413 ; A17 ; 602 ; 4 ; d_vsync_state[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
414 ; A18 ; 589 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
415 ; A19 ; 579 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
416 ; A20 ; 571 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
417 ; A21 ; 564 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
418 ; A22 ; 554 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
419 ; A23 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
420 ; A24 ; 552 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
421 ; A25 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
422 ; AA1 ; 158 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
423 ; AA2 ; 157 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
424 ; AA3 ; 160 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
425 ; AA4 ; 159 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
426 ; AA5 ; 155 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
427 ; AA6 ; 154 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
428 ; AA7 ; 195 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
429 ; AA8 ; 214 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
430 ; AA9 ; 223 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
431 ; AA10 ; 227 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
432 ; AA11 ; 251 ; 8 ; d_toggle_counter[11] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
433 ; AA12 ; 269 ; 11 ; d_hsync_state[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
434 ; AA13 ; 273 ; 11 ; d_h_enable ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
435 ; AA14 ; 271 ; 11 ; d_vsync_state[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
436 ; AA15 ; 283 ; 7 ; ^nIO_PULLUP ; ; ; ; -- ; -- ; ; -- ; -- ;
437 ; AA16 ; 304 ; 7 ; d_set_line_counter ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
438 ; AA17 ; 316 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
439 ; AA18 ; 324 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
440 ; AA19 ; 334 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
441 ; AA20 ; 344 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
442 ; AA21 ; 350 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
443 ; AA22 ; 386 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
444 ; AA23 ; 382 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
445 ; AA24 ; 381 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
446 ; AA25 ; 384 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
447 ; AA26 ; 383 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
448 ; AB1 ; 162 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
449 ; AB2 ; 161 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
450 ; AB3 ; 164 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
451 ; AB4 ; 163 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
452 ; AB5 ; 181 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
453 ; AB6 ; 184 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
454 ; AB7 ; 191 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
455 ; AB8 ; 203 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
456 ; AB9 ; 217 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
457 ; AB10 ; 229 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
458 ; AB11 ; 231 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
459 ; AB12 ; 268 ; 11 ; d_hsync_counter[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
460 ; AB13 ; 272 ; 11 ; d_hsync_counter[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
461 ; AB14 ; 270 ; 11 ; d_hsync_counter[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
462 ; AB15 ; 292 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
463 ; AB16 ; 309 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
464 ; AB17 ; 322 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
465 ; AB18 ; 323 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
466 ; AB19 ; 336 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
467 ; AB20 ; 346 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
468 ; AB21 ; 351 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
469 ; AB22 ; 365 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
470 ; AB23 ; 378 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
471 ; AB24 ; 377 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
472 ; AB25 ; 380 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
473 ; AB26 ; 379 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
474 ; AC1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
475 ; AC2 ; 165 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
476 ; AC3 ; 168 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
477 ; AC4 ; 167 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
478 ; AC5 ; 171 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
479 ; AC6 ; 185 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
480 ; AC7 ; 186 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
481 ; AC8 ; 201 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
482 ; AC9 ; 215 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
483 ; AC10 ; 224 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
484 ; AC11 ; 239 ; 8 ; d_line_counter[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
485 ; AC12 ; 257 ; 8 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
486 ; AC13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
487 ; AC14 ; ; ; GNDA_PLL6 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
488 ; AC15 ; 293 ; 7 ; b0_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
489 ; AC16 ; 307 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
490 ; AC17 ; 328 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
491 ; AC18 ; 338 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
492 ; AC19 ; 339 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
493 ; AC20 ; 349 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
494 ; AC21 ; 355 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
495 ; AC22 ; 369 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
496 ; AC23 ; 368 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
497 ; AC24 ; 374 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
498 ; AC25 ; 376 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
499 ; AC26 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
500 ; AD1 ; 166 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
501 ; AD2 ; 172 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
502 ; AD3 ; 174 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
503 ; AD4 ; 178 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
504 ; AD5 ; 170 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
505 ; AD6 ; 188 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
506 ; AD7 ; 192 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
507 ; AD8 ; 204 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
508 ; AD9 ; 216 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
509 ; AD10 ; 220 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
510 ; AD11 ; 247 ; 8 ; d_toggle_counter[19] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
511 ; AD12 ; 256 ; 8 ; hsync_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
512 ; AD13 ; ; ; VCCG_PLL6 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
513 ; AD14 ; ; ; VCCA_PLL6 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
514 ; AD15 ; 302 ; 7 ; d_vsync_state[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
515 ; AD16 ; 310 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
516 ; AD17 ; 329 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
517 ; AD18 ; 335 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
518 ; AD19 ; 337 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
519 ; AD20 ; 353 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
520 ; AD21 ; 354 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
521 ; AD22 ; 370 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
522 ; AD23 ; 364 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
523 ; AD24 ; 367 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
524 ; AD25 ; 373 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
525 ; AD26 ; 375 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
526 ; AE1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
527 ; AE2 ; 173 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
528 ; AE3 ; 179 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
529 ; AE4 ; 176 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
530 ; AE5 ; 187 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
531 ; AE6 ; 194 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
532 ; AE7 ; 189 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
533 ; AE8 ; 206 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
534 ; AE9 ; 218 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
535 ; AE10 ; 222 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
536 ; AE11 ; 232 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
537 ; AE12 ; 259 ; 8 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
538 ; AE13 ; ; 11 ; VCC_PLL6_OUTA ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
539 ; AE14 ; ; ; GNDG_PLL6 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
540 ; AE15 ; 274 ; 7 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
541 ; AE16 ; 313 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
542 ; AE17 ; 319 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
543 ; AE18 ; 330 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
544 ; AE19 ; 340 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
545 ; AE20 ; 343 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
546 ; AE21 ; 352 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
547 ; AE22 ; 363 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
548 ; AE23 ; 366 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
549 ; AE24 ; 371 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
550 ; AE25 ; 358 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
551 ; AE26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
552 ; AF2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
553 ; AF3 ; 183 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
554 ; AF4 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
555 ; AF5 ; 190 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
556 ; AF6 ; 198 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
557 ; AF7 ; 197 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
558 ; AF8 ; 207 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
559 ; AF9 ; 219 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
560 ; AF10 ; 230 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
561 ; AF11 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
562 ; AF12 ; 258 ; 8 ; d_hsync ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
563 ; AF13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
564 ; AF14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
565 ; AF15 ; 276 ; 7 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
566 ; AF16 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
567 ; AF17 ; 315 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
568 ; AF18 ; 327 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
569 ; AF19 ; 331 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
570 ; AF20 ; 342 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
571 ; AF21 ; 347 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
572 ; AF22 ; 360 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
573 ; AF23 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
574 ; AF24 ; 362 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
575 ; AF25 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
576 ; B1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
577 ; B2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
578 ; B3 ; 740 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
579 ; B4 ; 736 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
580 ; B5 ; 730 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
581 ; B6 ; 716 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
582 ; B7 ; 709 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
583 ; B8 ; 704 ; 3 ; d_r ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
584 ; B9 ; 698 ; 3 ; r0_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
585 ; B10 ; 694 ; 3 ; d_hsync_state[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
586 ; B11 ; 667 ; 3 ; d_toggle_counter[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
587 ; B12 ; 655 ; 3 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
588 ; B13 ; ; ; GNDG_PLL5 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
589 ; B14 ; ; ; GNDA_PLL5 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
590 ; B15 ; 638 ; 4 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
591 ; B16 ; 610 ; 4 ; d_column_counter[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
592 ; B17 ; 596 ; 4 ; d_hsync_state[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
593 ; B18 ; 582 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
594 ; B19 ; 577 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
595 ; B20 ; 567 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
596 ; B21 ; 563 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
597 ; B22 ; 551 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
598 ; B23 ; 548 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
599 ; B24 ; 543 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
600 ; B25 ; 544 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
601 ; B26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
602 ; C1 ; 0 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
603 ; C2 ; 738 ; 3 ; seven_seg_pin[10] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
604 ; C3 ; 731 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
605 ; C4 ; 742 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
606 ; C5 ; 743 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
607 ; C6 ; 729 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
608 ; C7 ; 728 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
609 ; C8 ; 710 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
610 ; C9 ; 699 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
611 ; C10 ; 692 ; 3 ; d_v_enable ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
612 ; C11 ; 682 ; 3 ; d_toggle_counter[18] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
613 ; C12 ; 658 ; 3 ; d_vsync_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
614 ; C13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
615 ; C14 ; ; ; VCCG_PLL5 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
616 ; C15 ; 617 ; 4 ; d_column_counter[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
617 ; C16 ; 605 ; 4 ; d_column_counter[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
618 ; C17 ; 592 ; 4 ; d_hsync_state[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
619 ; C18 ; 581 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
620 ; C19 ; 573 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
621 ; C20 ; 559 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
622 ; C21 ; 566 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
623 ; C22 ; 556 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
624 ; C23 ; 550 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
625 ; C24 ; 547 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
626 ; C25 ; 539 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
627 ; C26 ; 541 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
628 ; D1 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
629 ; D2 ; 1 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
630 ; D3 ; 744 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
631 ; D4 ; 741 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
632 ; D5 ; 735 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
633 ; D6 ; 722 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
634 ; D7 ; 727 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
635 ; D8 ; 712 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
636 ; D9 ; 696 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
637 ; D10 ; 691 ; 3 ; d_set_column_counter ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
638 ; D11 ; 683 ; 3 ; d_toggle_counter[16] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
639 ; D12 ; 657 ; 3 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
640 ; D13 ; ; 9 ; VCC_PLL5_OUTA ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
641 ; D14 ; ; ; VCCA_PLL5 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
642 ; D15 ; 630 ; 4 ; #TRST ; input ; ; ; -- ; -- ; ; -- ; -- ;
643 ; D16 ; 604 ; 4 ; d_hsync_counter[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
644 ; D17 ; 600 ; 4 ; d_column_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
645 ; D18 ; 583 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
646 ; D19 ; 575 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
647 ; D20 ; 562 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
648 ; D21 ; 561 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
649 ; D22 ; 546 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
650 ; D23 ; 545 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
651 ; D24 ; 538 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
652 ; D25 ; 540 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
653 ; D26 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
654 ; E1 ; 4 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
655 ; E2 ; 5 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
656 ; E3 ; 2 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
657 ; E4 ; 3 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
658 ; E5 ; 726 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
659 ; E6 ; 723 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
660 ; E7 ; 713 ; 3 ; seven_seg_pin[12] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
661 ; E8 ; 706 ; 3 ; r1_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
662 ; E9 ; 697 ; 3 ; d_toggle_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
663 ; E10 ; 685 ; 3 ; d_toggle_counter[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
664 ; E11 ; 662 ; 3 ; d_toggle_counter[10] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
665 ; E12 ; 646 ; 9 ; d_vsync_counter[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
666 ; E13 ; 642 ; 9 ; d_column_counter[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
667 ; E14 ; 644 ; 9 ; d_column_counter[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
668 ; E15 ; 629 ; 4 ; #TMS ; input ; ; ; -- ; -- ; ; -- ; -- ;
669 ; E16 ; 607 ; 4 ; d_column_counter[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
670 ; E17 ; 597 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
671 ; E18 ; 586 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
672 ; E19 ; 578 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
673 ; E20 ; 576 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
674 ; E21 ; 569 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
675 ; E22 ; 549 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
676 ; E23 ; 534 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
677 ; E24 ; 535 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
678 ; E25 ; 536 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
679 ; E26 ; 537 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
680 ; F1 ; 8 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
681 ; F2 ; 9 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
682 ; F3 ; 6 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
683 ; F4 ; 7 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
684 ; F5 ; 720 ; 3 ; seven_seg_pin[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
685 ; F6 ; 719 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
686 ; F7 ; 707 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
687 ; F8 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
688 ; F9 ; 690 ; 3 ; d_line_counter[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
689 ; F10 ; 687 ; 3 ; d_toggle_counter[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
690 ; F11 ; 659 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
691 ; F12 ; 645 ; 9 ; d_column_counter[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
692 ; F13 ; 641 ; 9 ; d_vsync_counter[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
693 ; F14 ; 643 ; 9 ; d_hsync_state[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
694 ; F15 ; 632 ; 4 ; d_vsync_state[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
695 ; F16 ; 612 ; 4 ; ~DATA0~ / RESERVED_INPUT ; input ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
696 ; F17 ; 599 ; 4 ; d_vsync_state[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
697 ; F18 ; 591 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
698 ; F19 ; 590 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
699 ; F20 ; 584 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
700 ; F21 ; 572 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
701 ; F22 ; 560 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
702 ; F23 ; 530 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
703 ; F24 ; 531 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
704 ; F25 ; 532 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
705 ; F26 ; 533 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
706 ; G1 ; 12 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
707 ; G2 ; 13 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
708 ; G3 ; 14 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
709 ; G4 ; 15 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
710 ; G5 ; 10 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
711 ; G6 ; 11 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
712 ; G7 ; 700 ; 3 ; d_toggle_counter[20] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
713 ; G8 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
714 ; G9 ; 688 ; 3 ; d_toggle_counter[14] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
715 ; G10 ; 686 ; 3 ; d_line_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
716 ; G11 ; 670 ; 3 ; d_toggle_counter[15] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
717 ; G12 ; 653 ; 3 ; ^DCLK ; ; ; ; -- ; -- ; ; -- ; -- ;
718 ; G13 ; ; ; TEMPDIODEn ; ; ; ; -- ; -- ; ; -- ; -- ;
719 ; G14 ; 636 ; 4 ; #TDO ; output ; ; ; -- ; -- ; ; -- ; -- ;
720 ; G15 ; 631 ; 4 ; #TCK ; input ; ; ; -- ; -- ; ; -- ; -- ;
721 ; G16 ; 622 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
722 ; G17 ; 601 ; 4 ; d_vsync_state[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
723 ; G18 ; 594 ; 4 ; d_vsync_state[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
724 ; G19 ; 585 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
725 ; G20 ; 587 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
726 ; G21 ; 522 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
727 ; G22 ; 523 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
728 ; G23 ; 526 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
729 ; G24 ; 527 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
730 ; G25 ; 528 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
731 ; G26 ; 529 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
732 ; H1 ; 16 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
733 ; H2 ; 17 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
734 ; H3 ; 18 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
735 ; H4 ; 19 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
736 ; H5 ; 24 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
737 ; H6 ; 23 ; 2 ; seven_seg_pin[11] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
738 ; H7 ; 28 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
739 ; H8 ; 20 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
740 ; H9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
741 ; H10 ; 675 ; 3 ; d_line_counter[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
742 ; H11 ; 654 ; 3 ; ^CONF_DONE ; ; ; ; -- ; -- ; ; -- ; -- ;
743 ; H12 ; 652 ; 3 ; ^nCONFIG ; ; ; ; -- ; -- ; ; -- ; -- ;
744 ; H13 ; 651 ; 3 ; ^nSTATUS ; ; ; ; -- ; -- ; ; -- ; -- ;
745 ; H14 ; ; ; TEMPDIODEp ; ; ; ; -- ; -- ; ; -- ; -- ;
746 ; H15 ; 635 ; 4 ; #TDI ; input ; ; ; -- ; -- ; ; -- ; -- ;
747 ; H16 ; 621 ; 4 ; d_column_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
748 ; H17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
749 ; H18 ; 603 ; 4 ; d_column_counter[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
750 ; H19 ; 506 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
751 ; H20 ; 505 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
752 ; H21 ; 514 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
753 ; H22 ; 513 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
754 ; H23 ; 518 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
755 ; H24 ; 517 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
756 ; H25 ; 524 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
757 ; H26 ; 525 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
758 ; J1 ; 34 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
759 ; J2 ; 33 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
760 ; J3 ; 30 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
761 ; J4 ; 29 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
762 ; J5 ; 36 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
763 ; J6 ; 35 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
764 ; J7 ; 27 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
765 ; J8 ; 48 ; 2 ; d_toggle_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
766 ; J9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
767 ; J10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
768 ; J11 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
769 ; J12 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
770 ; J13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
771 ; J14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
772 ; J15 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
773 ; J16 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
774 ; J17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
775 ; J18 ; 521 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
776 ; J19 ; 494 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
777 ; J20 ; 493 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
778 ; J21 ; 504 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
779 ; J22 ; 503 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
780 ; J23 ; 512 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
781 ; J24 ; 511 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
782 ; J25 ; 508 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
783 ; J26 ; 507 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
784 ; K1 ; 46 ; 2 ; d_toggle_counter[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
785 ; K2 ; 45 ; 2 ; d_toggle_counter[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
786 ; K3 ; 38 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
787 ; K4 ; 37 ; 2 ; d_toggle ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
788 ; K5 ; 50 ; 2 ; d_toggle_counter[12] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
789 ; K6 ; 49 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
790 ; K7 ; 52 ; 2 ; d_toggle_counter[13] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
791 ; K8 ; 51 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
792 ; K9 ; 47 ; 2 ; d_toggle_counter[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
793 ; K10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
794 ; K11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
795 ; K12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
796 ; K13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
797 ; K14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
798 ; K15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
799 ; K16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
800 ; K17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
801 ; K18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
802 ; K19 ; 486 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
803 ; K20 ; 485 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
804 ; K21 ; 490 ; 5 ; d_toggle_counter[17] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
805 ; K22 ; 489 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
806 ; K23 ; 492 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
807 ; K24 ; 491 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
808 ; K25 ; 496 ; 5 ; d_toggle_counter[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
809 ; K26 ; 495 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
810 ; L1 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
811 ; L2 ; 54 ; 2 ; d_vsync_counter[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
812 ; L3 ; 53 ; 2 ; seven_seg_pin[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
813 ; L4 ; 56 ; 2 ; d_line_counter[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
814 ; L5 ; 55 ; 2 ; seven_seg_pin[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
815 ; L6 ; 60 ; 2 ; d_line_counter[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
816 ; L7 ; 59 ; 2 ; d_line_counter[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
817 ; L8 ; 61 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
818 ; L9 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
819 ; L10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
820 ; L11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
821 ; L12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
822 ; L13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
823 ; L14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
824 ; L15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
825 ; L16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
826 ; L17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
827 ; L18 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
828 ; L19 ; 480 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
829 ; L20 ; 482 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
830 ; L21 ; 481 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
831 ; L22 ; 478 ; 5 ; vsync_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
832 ; L23 ; 479 ; 5 ; d_vsync ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
833 ; L24 ; 488 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
834 ; L25 ; 487 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
835 ; L26 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
836 ; M1 ; 81 ; 2 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
837 ; M2 ; ; ; VCCG_PLL1 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
838 ; M3 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
839 ; M4 ; 66 ; 2 ; d_vsync_counter[9] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
840 ; M5 ; 67 ; 2 ; d_vsync_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
841 ; M6 ; 62 ; 2 ; d_set_hsync_counter ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
842 ; M7 ; 63 ; 2 ; d_line_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
843 ; M8 ; 72 ; 2 ; d_hsync_counter[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
844 ; M9 ; 73 ; 2 ; d_hsync_state[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
845 ; M10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
846 ; M11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
847 ; M12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
848 ; M13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
849 ; M14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
850 ; M15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
851 ; M16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
852 ; M17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
853 ; M18 ; 468 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
854 ; M19 ; 469 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
855 ; M20 ; 470 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
856 ; M21 ; 471 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
857 ; M22 ; 474 ; 5 ; d_vsync_counter[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
858 ; M23 ; 475 ; 5 ; d_vsync_counter[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
859 ; M24 ; 462 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
860 ; M25 ; 463 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
861 ; M26 ; 460 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
862 ; N1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
863 ; N2 ; 78 ; 2 ; reset_pin ; input ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
864 ; N3 ; 79 ; 2 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
865 ; N4 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
866 ; N5 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
867 ; N6 ; 70 ; 2 ; d_hsync_counter[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
868 ; N7 ; 71 ; 2 ; d_vsync_counter[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
869 ; N8 ; 77 ; 2 ; d_hsync_counter[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
870 ; N9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
871 ; N10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
872 ; N11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
873 ; N12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
874 ; N13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
875 ; N14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
876 ; N15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
877 ; N16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
878 ; N17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
879 ; N18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
880 ; N19 ; 453 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
881 ; N20 ; 464 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
882 ; N21 ; 465 ; 5 ; d_hsync_counter[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
883 ; N22 ; ; ; GNDG_PLL4 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
884 ; N23 ; ; ; GNDA_PLL4 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
885 ; N24 ; ; ; VCCG_PLL4 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
886 ; N25 ; ; ; VCCA_PLL4 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
887 ; N26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
888 ; P1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
889 ; P2 ; ; ; GNDG_PLL2 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
890 ; P3 ; ; ; GNDA_PLL2 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
891 ; P4 ; ; ; VCCG_PLL2 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
892 ; P5 ; ; ; VCCA_PLL2 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
893 ; P6 ; 88 ; 1 ; d_hsync_counter[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
894 ; P7 ; 89 ; 1 ; d_state_clk ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
895 ; P8 ; 76 ; 2 ; d_hsync_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
896 ; P9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
897 ; P10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
898 ; P11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
899 ; P12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
900 ; P13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
901 ; P14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
902 ; P15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
903 ; P16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
904 ; P17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
905 ; P18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
906 ; P19 ; 452 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
907 ; P20 ; 448 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
908 ; P21 ; 449 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
909 ; P22 ; ; ; VCCA_PLL3 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
910 ; P23 ; ; ; VCCG_PLL3 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
911 ; P24 ; 457 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
912 ; P25 ; 458 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
913 ; P26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
914 ; R1 ; 82 ; 1 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
915 ; R2 ; 83 ; 1 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
916 ; R3 ; 84 ; 1 ; clk_pin ; input ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
917 ; R4 ; 94 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
918 ; R5 ; 95 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
919 ; R6 ; 90 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
920 ; R7 ; 91 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
921 ; R8 ; 92 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
922 ; R9 ; 93 ; 1 ; d_hsync_state[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
923 ; R10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
924 ; R11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
925 ; R12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
926 ; R13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
927 ; R14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
928 ; R15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
929 ; R16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
930 ; R17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
931 ; R18 ; 443 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
932 ; R19 ; 436 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
933 ; R20 ; 450 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
934 ; R21 ; 451 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
935 ; R22 ; 446 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
936 ; R23 ; 447 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
937 ; R24 ; ; ; GNDA_PLL3 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
938 ; R25 ; ; ; GNDG_PLL3 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
939 ; R26 ; 459 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
940 ; T1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
941 ; T2 ; 100 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
942 ; T3 ; 99 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
943 ; T4 ; 108 ; 1 ; d_g ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
944 ; T5 ; 107 ; 1 ; seven_seg_pin[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
945 ; T6 ; 106 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
946 ; T7 ; 105 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
947 ; T8 ; 98 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
948 ; T9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
949 ; T10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
950 ; T11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
951 ; T12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
952 ; T13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
953 ; T14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
954 ; T15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
955 ; T16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
956 ; T17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
957 ; T18 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
958 ; T19 ; 435 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
959 ; T20 ; 432 ; 6 ; g2_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
960 ; T21 ; 431 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
961 ; T22 ; 442 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
962 ; T23 ; 441 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
963 ; T24 ; 434 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
964 ; T25 ; 433 ; 6 ; d_toggle_counter[23] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
965 ; T26 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
966 ; U1 ; 112 ; 1 ; seven_seg_pin[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
967 ; U2 ; 111 ; 1 ; seven_seg_pin[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
968 ; U3 ; 116 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
969 ; U4 ; 115 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
970 ; U5 ; 110 ; 1 ; d_toggle_counter[21] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
971 ; U6 ; 109 ; 1 ; seven_seg_pin[13] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
972 ; U7 ; 114 ; 1 ; d_toggle_counter[22] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
973 ; U8 ; 113 ; 1 ; g0_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
974 ; U9 ; 117 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
975 ; U10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
976 ; U11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
977 ; U12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
978 ; U13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
979 ; U14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
980 ; U15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
981 ; U16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
982 ; U17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
983 ; U18 ; 428 ; 6 ; g1_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
984 ; U19 ; 427 ; 6 ; seven_seg_pin[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
985 ; U20 ; 424 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
986 ; U21 ; 430 ; 6 ; seven_seg_pin[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
987 ; U22 ; 429 ; 6 ; d_toggle_counter[24] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
988 ; U23 ; 418 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
989 ; U24 ; 417 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
990 ; U25 ; 426 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
991 ; U26 ; 425 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
992 ; V1 ; 132 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
993 ; V2 ; 133 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
994 ; V3 ; 136 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
995 ; V4 ; 137 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
996 ; V5 ; 124 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
997 ; V6 ; 123 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
998 ; V7 ; 127 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
999 ; V8 ; 118 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1000 ; V9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
1001 ; V10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
1002 ; V11 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
1003 ; V12 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
1004 ; V13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
1005 ; V14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
1006 ; V15 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
1007 ; V16 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
1008 ; V17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
1009 ; V18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
1010 ; V19 ; 423 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1011 ; V20 ; 414 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1012 ; V21 ; 406 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1013 ; V22 ; 407 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1014 ; V23 ; 404 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1015 ; V24 ; 405 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1016 ; V25 ; 408 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1017 ; V26 ; 409 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1018 ; W1 ; 140 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1019 ; W2 ; 141 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1020 ; W3 ; 148 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1021 ; W4 ; 149 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1022 ; W5 ; 134 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1023 ; W6 ; 135 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1024 ; W7 ; 138 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1025 ; W8 ; 139 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1026 ; W9 ; 212 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1027 ; W10 ; 228 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1028 ; W11 ; 255 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1029 ; W12 ; 260 ; 8 ; PLL_ENA ; ; ; ; -- ; -- ; ; -- ; -- ;
1030 ; W13 ; 263 ; 8 ; ^MSEL2 ; ; ; ; -- ; -- ; ; -- ; -- ;
1031 ; W14 ; 279 ; 7 ; ^nCEO ; ; ; ; -- ; -- ; ; -- ; -- ;
1032 ; W15 ; 282 ; 7 ; b1_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
1033 ; W16 ; 285 ; 7 ; ^PORSEL ; ; ; ; -- ; -- ; ; -- ; -- ;
1034 ; W17 ; 311 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1035 ; W18 ; 321 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1036 ; W19 ; 402 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1037 ; W20 ; 403 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1038 ; W21 ; 394 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1039 ; W22 ; 395 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1040 ; W23 ; 392 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1041 ; W24 ; 393 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1042 ; W25 ; 400 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1043 ; W26 ; 401 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1044 ; Y1 ; 153 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1045 ; Y2 ; 152 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1046 ; Y3 ; 146 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1047 ; Y4 ; 147 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1048 ; Y5 ; 151 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1049 ; Y6 ; 150 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1050 ; Y7 ; 156 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1051 ; Y8 ; 210 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1052 ; Y9 ; 209 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1053 ; Y10 ; 226 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1054 ; Y11 ; 244 ; 8 ; d_set_vsync_counter ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
1055 ; Y12 ; 261 ; 8 ; ^MSEL0 ; ; ; ; -- ; -- ; ; -- ; -- ;
1056 ; Y13 ; 262 ; 8 ; ^MSEL1 ; ; ; ; -- ; -- ; ; -- ; -- ;
1057 ; Y14 ; 278 ; 7 ; ^nCE ; ; ; ; -- ; -- ; ; -- ; -- ;
1058 ; Y15 ; 284 ; 7 ; ^VCCSEL ; ; ; ; -- ; -- ; ; -- ; -- ;
1059 ; Y16 ; 297 ; 7 ; d_b ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
1060 ; Y17 ; 314 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1061 ; Y18 ; 317 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1062 ; Y19 ; 325 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1063 ; Y20 ; 333 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1064 ; Y21 ; 385 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1065 ; Y22 ; 387 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1066 ; Y23 ; 391 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1067 ; Y24 ; 390 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1068 ; Y25 ; 389 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1069 ; Y26 ; 388 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1070 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
1071 Note: Pin directions (input, output or bidir) are based on device operating in user mode.
1074 +-------------------------------------------------------------------------------+
1075 ; Output Pin Default Load For Reported TCO ;
1076 +----------------------------------+-------+------------------------------------+
1077 ; I/O Standard ; Load ; Termination Resistance ;
1078 +----------------------------------+-------+------------------------------------+
1079 ; 3.3-V LVTTL ; 10 pF ; Not Available ;
1080 ; 3.3-V LVCMOS ; 10 pF ; Not Available ;
1081 ; 2.5 V ; 10 pF ; Not Available ;
1082 ; 1.8 V ; 10 pF ; Not Available ;
1083 ; 1.5 V ; 10 pF ; Not Available ;
1084 ; GTL ; 30 pF ; 25 Ohm (Parallel) ;
1085 ; GTL+ ; 30 pF ; 25 Ohm (Parallel) ;
1086 ; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
1087 ; 3.3-V PCI-X ; 8 pF ; 25 Ohm (Parallel) ;
1088 ; Compact PCI ; 10 pF ; 25 Ohm (Parallel) ;
1089 ; AGP 1X ; 10 pF ; Not Available ;
1090 ; AGP 2X ; 10 pF ; Not Available ;
1091 ; CTT ; 30 pF ; 50 Ohm (Parallel) ;
1092 ; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1093 ; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1094 ; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1095 ; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1096 ; SSTL-18 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1097 ; SSTL-18 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1098 ; 1.5-V HSTL Class I ; 20 pF ; 50 Ohm (Parallel) ;
1099 ; 1.5-V HSTL Class II ; 20 pF ; 25 Ohm (Parallel) ;
1100 ; 1.8-V HSTL Class I ; 20 pF ; 50 Ohm (Parallel) ;
1101 ; 1.8-V HSTL Class II ; 20 pF ; 25 Ohm (Parallel) ;
1102 ; LVDS ; 4 pF ; 100 Ohm (Differential) ;
1103 ; Differential LVPECL ; 4 pF ; 100 Ohm (Differential) ;
1104 ; 3.3-V PCML ; 4 pF ; 50 Ohm (Parallel) ;
1105 ; HyperTransport ; 4 pF ; 100 Ohm (Differential) ;
1106 ; Differential 1.5-V HSTL Class I ; 20 pF ; (See 1.5-V HSTL Class I) ;
1107 ; Differential 1.8-V HSTL Class I ; 20 pF ; (See 1.8-V HSTL Class I) ;
1108 ; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II) ;
1109 ; Differential SSTL-2 ; 30 pF ; (See SSTL-2) ;
1110 +----------------------------------+-------+------------------------------------+
1111 Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
1114 +---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1115 ; Fitter Resource Utilization by Entity ;
1116 +-----------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
1117 ; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
1118 +-----------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
1119 ; |vga ; 173 (3) ; 83 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 117 ; 0 ; 90 (1) ; 0 (0) ; 83 (2) ; 61 (0) ; 3 (0) ; |vga ; work ;
1120 ; |vga_control:vga_control_unit| ; 43 (43) ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 19 (19) ; 0 (0) ; 24 (24) ; 21 (21) ; 0 (0) ; |vga|vga_control:vga_control_unit ; work ;
1121 ; |vga_driver:vga_driver_unit| ; 127 (127) ; 57 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 70 (70) ; 0 (0) ; 57 (57) ; 40 (40) ; 3 (3) ; |vga|vga_driver:vga_driver_unit ; work ;
1122 +-----------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
1123 Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
1126 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1127 ; Delay Chain Summary ;
1128 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1129 ; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
1130 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1131 ; r0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1132 ; r1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1133 ; r2_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1134 ; g0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1135 ; g1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1136 ; g2_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1137 ; b0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1138 ; b1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1139 ; hsync_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1140 ; vsync_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1141 ; seven_seg_pin[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1142 ; seven_seg_pin[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1143 ; seven_seg_pin[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1144 ; seven_seg_pin[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1145 ; seven_seg_pin[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1146 ; seven_seg_pin[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1147 ; seven_seg_pin[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1148 ; seven_seg_pin[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1149 ; seven_seg_pin[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1150 ; seven_seg_pin[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1151 ; seven_seg_pin[10] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1152 ; seven_seg_pin[11] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1153 ; seven_seg_pin[12] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1154 ; seven_seg_pin[13] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1155 ; d_hsync ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1156 ; d_vsync ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1157 ; d_column_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1158 ; d_column_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1159 ; d_column_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1160 ; d_column_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1161 ; d_column_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1162 ; d_column_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1163 ; d_column_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1164 ; d_column_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1165 ; d_column_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1166 ; d_column_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1167 ; d_line_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1168 ; d_line_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1169 ; d_line_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1170 ; d_line_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1171 ; d_line_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1172 ; d_line_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1173 ; d_line_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1174 ; d_line_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1175 ; d_line_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1176 ; d_set_column_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1177 ; d_set_line_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1178 ; d_hsync_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1179 ; d_hsync_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1180 ; d_hsync_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1181 ; d_hsync_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1182 ; d_hsync_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1183 ; d_hsync_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1184 ; d_hsync_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1185 ; d_hsync_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1186 ; d_hsync_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1187 ; d_hsync_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1188 ; d_vsync_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1189 ; d_vsync_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1190 ; d_vsync_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1191 ; d_vsync_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1192 ; d_vsync_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1193 ; d_vsync_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1194 ; d_vsync_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1195 ; d_vsync_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1196 ; d_vsync_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1197 ; d_vsync_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1198 ; d_set_hsync_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1199 ; d_set_vsync_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1200 ; d_h_enable ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1201 ; d_v_enable ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1202 ; d_r ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1203 ; d_g ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1204 ; d_b ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1205 ; d_hsync_state[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1206 ; d_hsync_state[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1207 ; d_hsync_state[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1208 ; d_hsync_state[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1209 ; d_hsync_state[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1210 ; d_hsync_state[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1211 ; d_hsync_state[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1212 ; d_vsync_state[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1213 ; d_vsync_state[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1214 ; d_vsync_state[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1215 ; d_vsync_state[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1216 ; d_vsync_state[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1217 ; d_vsync_state[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1218 ; d_vsync_state[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1219 ; d_state_clk ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1220 ; d_toggle ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1221 ; d_toggle_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1222 ; d_toggle_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1223 ; d_toggle_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1224 ; d_toggle_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1225 ; d_toggle_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1226 ; d_toggle_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1227 ; d_toggle_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1228 ; d_toggle_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1229 ; d_toggle_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1230 ; d_toggle_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1231 ; d_toggle_counter[10] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1232 ; d_toggle_counter[11] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1233 ; d_toggle_counter[12] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1234 ; d_toggle_counter[13] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1235 ; d_toggle_counter[14] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1236 ; d_toggle_counter[15] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1237 ; d_toggle_counter[16] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1238 ; d_toggle_counter[17] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1239 ; d_toggle_counter[18] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1240 ; d_toggle_counter[19] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1241 ; d_toggle_counter[20] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1242 ; d_toggle_counter[21] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1243 ; d_toggle_counter[22] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1244 ; d_toggle_counter[23] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1245 ; d_toggle_counter[24] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1246 ; clk_pin ; Input ; ON ; ON ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ;
1247 ; reset_pin ; Input ; ON ; ON ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ;
1248 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1251 +-----------------------------------------------------------------------------------------------------+
1252 ; Pad To Core Delay Chain Fanout ;
1253 +-----------------------------------------------------------------------+-------------------+---------+
1254 ; Source Pin / Fanout ; Pad To Core Index ; Setting ;
1255 +-----------------------------------------------------------------------+-------------------+---------+
1257 ; reset_pin_in ; ; ;
1258 ; - vga_driver:vga_driver_unit|vsync_state_6_ ; 0 ; ON ;
1259 ; - vga_driver:vga_driver_unit|h_sync_Z ; 0 ; ON ;
1260 ; - vga_driver:vga_driver_unit|v_sync_Z ; 0 ; ON ;
1261 ; - dly_counter_0_ ; 0 ; ON ;
1262 ; - dly_counter_1_ ; 0 ; ON ;
1263 ; - vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1_cZ ; 0 ; ON ;
1264 ; - vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1_cZ ; 0 ; ON ;
1265 ; - vga_driver:vga_driver_unit|hsync_counter_next_1_sqmuxa_cZ ; 0 ; ON ;
1266 ; - vga_driver:vga_driver_unit|vsync_counter_next_1_sqmuxa_cZ ; 0 ; ON ;
1267 +-----------------------------------------------------------------------+-------------------+---------+
1270 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1272 +-------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1273 ; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
1274 +-------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1275 ; clk_pin ; PIN_R3 ; 84 ; Clock ; yes ; Global Clock ; GCLK3 ;
1276 ; vga_control:vga_control_unit|toggle_sig_0_0_0_g1 ; LC_X32_Y35_N4 ; 22 ; Sync. clear ; no ; -- ; -- ;
1277 ; vga_driver:vga_driver_unit|G_16_i ; LC_X35_Y30_N1 ; 10 ; Sync. clear ; no ; -- ; -- ;
1278 ; vga_driver:vga_driver_unit|G_2_i ; LC_X37_Y29_N5 ; 10 ; Sync. clear ; no ; -- ; -- ;
1279 ; vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1 ; LC_X35_Y30_N5 ; 10 ; Sync. clear ; no ; -- ; -- ;
1280 ; vga_driver:vga_driver_unit|h_enable_sig_1_0_0_0_g0_i_o4 ; LC_X37_Y35_N2 ; 1 ; Clock enable ; no ; -- ; -- ;
1281 ; vga_driver:vga_driver_unit|hsync_state_3_0_0_0__g0_0 ; LC_X37_Y28_N4 ; 6 ; Clock enable ; no ; -- ; -- ;
1282 ; vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1 ; LC_X36_Y31_N2 ; 9 ; Sync. clear ; no ; -- ; -- ;
1283 ; vga_driver:vga_driver_unit|un6_dly_counter_0_x ; LC_X38_Y30_N2 ; 53 ; Async. clear, Sync. clear ; yes ; Global Clock ; GCLK12 ;
1284 ; vga_driver:vga_driver_unit|un9_hsync_counterlt9 ; LC_X37_Y28_N9 ; 11 ; Sync. load ; no ; -- ; -- ;
1285 ; vga_driver:vga_driver_unit|un9_vsync_counterlt9 ; LC_X35_Y30_N8 ; 11 ; Sync. load ; no ; -- ; -- ;
1286 ; vga_driver:vga_driver_unit|v_enable_sig_1_0_0_0_g0_i_o4 ; LC_X36_Y28_N6 ; 1 ; Clock enable ; no ; -- ; -- ;
1287 ; vga_driver:vga_driver_unit|vsync_state_next_2_sqmuxa ; LC_X37_Y30_N3 ; 5 ; Clock enable ; no ; -- ; -- ;
1288 +-------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1291 +--------------------------------------------------------------------------------------------------------------------+
1292 ; Global & Other Fast Signals ;
1293 +------------------------------------------------+---------------+---------+----------------------+------------------+
1294 ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
1295 +------------------------------------------------+---------------+---------+----------------------+------------------+
1296 ; clk_pin ; PIN_R3 ; 84 ; Global Clock ; GCLK3 ;
1297 ; vga_driver:vga_driver_unit|un6_dly_counter_0_x ; LC_X38_Y30_N2 ; 53 ; Global Clock ; GCLK12 ;
1298 +------------------------------------------------+---------------+---------+----------------------+------------------+
1301 +-----------------------------------------------------------------------+
1302 ; Non-Global High Fan-Out Signals ;
1303 +-------------------------------------------------------------+---------+
1305 +-------------------------------------------------------------+---------+
1306 ; vga_control:vga_control_unit|toggle_sig_0_0_0_g1 ; 22 ;
1307 ; ~STRATIX_FITTER_CREATED_GND~I ; 14 ;
1308 ; vga_driver:vga_driver_unit|un9_vsync_counterlt9 ; 11 ;
1309 ; vga_driver:vga_driver_unit|un9_hsync_counterlt9 ; 11 ;
1310 ; vga_driver:vga_driver_unit|G_16_i ; 10 ;
1311 ; vga_driver:vga_driver_unit|vsync_counter_next_1_sqmuxa ; 10 ;
1312 ; vga_driver:vga_driver_unit|G_2_i ; 10 ;
1313 ; vga_driver:vga_driver_unit|hsync_counter_next_1_sqmuxa ; 10 ;
1314 ; vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1 ; 10 ;
1315 ; vga_driver:vga_driver_unit|un10_column_counter_siglto9 ; 10 ;
1316 ; vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1 ; 9 ;
1317 ; vga_driver:vga_driver_unit|un10_line_counter_siglto8 ; 9 ;
1318 ; dly_counter[1] ; 9 ;
1319 ; dly_counter[0] ; 9 ;
1321 ; vga_driver:vga_driver_unit|vsync_counter_9 ; 9 ;
1322 ; vga_driver:vga_driver_unit|vsync_counter_0 ; 9 ;
1323 ; vga_driver:vga_driver_unit|hsync_counter_7 ; 7 ;
1324 ; vga_driver:vga_driver_unit|hsync_counter_6 ; 7 ;
1325 ; vga_driver:vga_driver_unit|hsync_counter_4 ; 7 ;
1326 ; vga_driver:vga_driver_unit|hsync_state_3_0_0_0__g0_0 ; 6 ;
1327 ; vga_driver:vga_driver_unit|hsync_counter_9 ; 6 ;
1328 ; vga_driver:vga_driver_unit|hsync_counter_8 ; 6 ;
1329 ; vga_driver:vga_driver_unit|hsync_counter_5 ; 6 ;
1330 ; vga_driver:vga_driver_unit|hsync_counter_3 ; 6 ;
1331 ; vga_driver:vga_driver_unit|hsync_counter_2 ; 6 ;
1332 ; vga_driver:vga_driver_unit|hsync_counter_1 ; 6 ;
1333 ; vga_driver:vga_driver_unit|hsync_counter_0 ; 6 ;
1334 ; vga_driver:vga_driver_unit|vsync_state_1 ; 6 ;
1335 ; vga_driver:vga_driver_unit|hsync_state_1 ; 6 ;
1336 ; vga_driver:vga_driver_unit|line_counter_sig_6 ; 6 ;
1337 ; vga_driver:vga_driver_unit|line_counter_sig_5 ; 6 ;
1338 ; vga_driver:vga_driver_unit|line_counter_sig_4 ; 6 ;
1339 ; vga_driver:vga_driver_unit|line_counter_sig_3 ; 6 ;
1340 ; vga_driver:vga_driver_unit|line_counter_sig_2 ; 6 ;
1341 ; vga_driver:vga_driver_unit|column_counter_sig_7 ; 6 ;
1342 ; vga_driver:vga_driver_unit|column_counter_sig_6 ; 6 ;
1343 ; vga_driver:vga_driver_unit|column_counter_sig_5 ; 6 ;
1344 ; vga_driver:vga_driver_unit|column_counter_sig_4 ; 6 ;
1345 ; vga_driver:vga_driver_unit|column_counter_sig_3 ; 6 ;
1346 ; vga_driver:vga_driver_unit|column_counter_sig_2 ; 6 ;
1347 ; vga_driver:vga_driver_unit|column_counter_sig_0 ; 6 ;
1348 ; vga_driver:vga_driver_unit|vsync_state_next_2_sqmuxa ; 5 ;
1349 ; vga_control:vga_control_unit|toggle_counter_sig_cout[9] ; 5 ;
1350 ; vga_control:vga_control_unit|toggle_counter_sig_cout[8] ; 5 ;
1351 ; vga_driver:vga_driver_unit|vsync_state_0 ; 5 ;
1352 ; vga_driver:vga_driver_unit|vsync_state_4 ; 5 ;
1353 ; vga_driver:vga_driver_unit|hsync_state_4 ; 5 ;
1354 ; vga_driver:vga_driver_unit|d_set_hsync_counter ; 5 ;
1355 ; vga_driver:vga_driver_unit|vsync_counter_8 ; 5 ;
1356 +-------------------------------------------------------------+---------+
1359 +-------------------------------------------------------+
1360 ; Interconnect Usage Summary ;
1361 +-----------------------------+-------------------------+
1362 ; Interconnect Resource Type ; Usage ;
1363 +-----------------------------+-------------------------+
1364 ; C16 interconnects ; 51 / 4,620 ( 1 % ) ;
1365 ; C4 interconnects ; 114 / 69,840 ( < 1 % ) ;
1366 ; C8 interconnects ; 48 / 15,568 ( < 1 % ) ;
1367 ; DIFFIOCLKs ; 0 / 16 ( 0 % ) ;
1368 ; DQS bus muxes ; 0 / 102 ( 0 % ) ;
1369 ; DQS-16 I/O buses ; 0 / 8 ( 0 % ) ;
1370 ; DQS-32 I/O buses ; 0 / 4 ( 0 % ) ;
1371 ; DQS-8 I/O buses ; 0 / 20 ( 0 % ) ;
1372 ; Direct links ; 85 / 104,060 ( < 1 % ) ;
1373 ; Fast regional clocks ; 0 / 8 ( 0 % ) ;
1374 ; Global clocks ; 2 / 16 ( 13 % ) ;
1375 ; I/O buses ; 13 / 320 ( 4 % ) ;
1376 ; LUT chains ; 13 / 23,094 ( < 1 % ) ;
1377 ; Local routing interconnects ; 103 / 25,660 ( < 1 % ) ;
1378 ; R24 interconnects ; 64 / 4,692 ( 1 % ) ;
1379 ; R4 interconnects ; 207 / 141,520 ( < 1 % ) ;
1380 ; R8 interconnects ; 45 / 22,956 ( < 1 % ) ;
1381 ; Regional clocks ; 0 / 16 ( 0 % ) ;
1382 +-----------------------------+-------------------------+
1385 +---------------------------------------------------------------------------+
1386 ; LAB Logic Elements ;
1387 +--------------------------------------------+------------------------------+
1388 ; Number of Logic Elements (Average = 7.21) ; Number of LABs (Total = 24) ;
1389 +--------------------------------------------+------------------------------+
1400 +--------------------------------------------+------------------------------+
1403 +-------------------------------------------------------------------+
1404 ; LAB-wide Signals ;
1405 +------------------------------------+------------------------------+
1406 ; LAB-wide Signals (Average = 1.79) ; Number of LABs (Total = 24) ;
1407 +------------------------------------+------------------------------+
1408 ; 1 Async. clear ; 4 ;
1410 ; 1 Clock enable ; 4 ;
1411 ; 1 Sync. clear ; 13 ;
1412 ; 1 Sync. load ; 2 ;
1413 +------------------------------------+------------------------------+
1416 +----------------------------------------------------------------------------+
1417 ; LAB Signals Sourced ;
1418 +---------------------------------------------+------------------------------+
1419 ; Number of Signals Sourced (Average = 7.25) ; Number of LABs (Total = 24) ;
1420 +---------------------------------------------+------------------------------+
1433 +---------------------------------------------+------------------------------+
1436 +--------------------------------------------------------------------------------+
1437 ; LAB Signals Sourced Out ;
1438 +-------------------------------------------------+------------------------------+
1439 ; Number of Signals Sourced Out (Average = 5.42) ; Number of LABs (Total = 24) ;
1440 +-------------------------------------------------+------------------------------+
1452 +-------------------------------------------------+------------------------------+
1455 +-----------------------------------------------------------------------------+
1456 ; LAB Distinct Inputs ;
1457 +----------------------------------------------+------------------------------+
1458 ; Number of Distinct Inputs (Average = 10.12) ; Number of LABs (Total = 24) ;
1459 +----------------------------------------------+------------------------------+
1482 +----------------------------------------------+------------------------------+
1485 +-------------------------------------------------------------------------+
1486 ; Fitter Device Options ;
1487 +----------------------------------------------+--------------------------+
1488 ; Option ; Setting ;
1489 +----------------------------------------------+--------------------------+
1490 ; Enable user-supplied start-up clock (CLKUSR) ; Off ;
1491 ; Enable device-wide reset (DEV_CLRn) ; Off ;
1492 ; Enable device-wide output enable (DEV_OE) ; Off ;
1493 ; Enable INIT_DONE output ; Off ;
1494 ; Configuration scheme ; Passive Serial ;
1495 ; Error detection CRC ; Off ;
1496 ; nWS, nRS, nCS, CS ; Unreserved ;
1497 ; RDYnBUSY ; Unreserved ;
1498 ; Data[7..1] ; Unreserved ;
1499 ; Data[0] ; As input tri-stated ;
1500 ; Reserve all unused pins ; As output driving ground ;
1501 ; Base pin-out file on sameframe device ; Off ;
1502 +----------------------------------------------+--------------------------+
1505 +------------------------------------------------------------+
1506 ; Estimated Delay Added for Hold Timing ;
1507 +-----------------+----------------------+-------------------+
1508 ; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
1509 +-----------------+----------------------+-------------------+
1515 Info: *******************************************************************
1516 Info: Running Quartus II Fitter
1517 Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
1518 Info: Processing started: Wed Oct 28 14:18:53 2009
1519 Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off vga -c vga
1520 Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
1521 Info: Selected device EP1S25F672C6 for design "vga"
1522 Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
1523 Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
1524 Info: Device EP1S10F672C6 is compatible
1525 Info: Device EP1S20F672C6 is compatible
1526 Info: Device EP1S25F672C6_HARDCOPY_FPGA_PROTOTYPE is compatible
1527 Info: Fitter converted 1 user pins into dedicated programming pins
1528 Info: Pin ~DATA0~ is reserved at location F16
1529 Warning: No exact pin location assignment(s) for 117 pins of 117 total pins
1530 Info: Pin r0_pin not assigned to an exact location on the device
1531 Info: Pin r1_pin not assigned to an exact location on the device
1532 Info: Pin r2_pin not assigned to an exact location on the device
1533 Info: Pin g0_pin not assigned to an exact location on the device
1534 Info: Pin g1_pin not assigned to an exact location on the device
1535 Info: Pin g2_pin not assigned to an exact location on the device
1536 Info: Pin b0_pin not assigned to an exact location on the device
1537 Info: Pin b1_pin not assigned to an exact location on the device
1538 Info: Pin hsync_pin not assigned to an exact location on the device
1539 Info: Pin vsync_pin not assigned to an exact location on the device
1540 Info: Pin seven_seg_pin[0] not assigned to an exact location on the device
1541 Info: Pin seven_seg_pin[1] not assigned to an exact location on the device
1542 Info: Pin seven_seg_pin[2] not assigned to an exact location on the device
1543 Info: Pin seven_seg_pin[3] not assigned to an exact location on the device
1544 Info: Pin seven_seg_pin[4] not assigned to an exact location on the device
1545 Info: Pin seven_seg_pin[5] not assigned to an exact location on the device
1546 Info: Pin seven_seg_pin[6] not assigned to an exact location on the device
1547 Info: Pin seven_seg_pin[7] not assigned to an exact location on the device
1548 Info: Pin seven_seg_pin[8] not assigned to an exact location on the device
1549 Info: Pin seven_seg_pin[9] not assigned to an exact location on the device
1550 Info: Pin seven_seg_pin[10] not assigned to an exact location on the device
1551 Info: Pin seven_seg_pin[11] not assigned to an exact location on the device
1552 Info: Pin seven_seg_pin[12] not assigned to an exact location on the device
1553 Info: Pin seven_seg_pin[13] not assigned to an exact location on the device
1554 Info: Pin d_hsync not assigned to an exact location on the device
1555 Info: Pin d_vsync not assigned to an exact location on the device
1556 Info: Pin d_column_counter[0] not assigned to an exact location on the device
1557 Info: Pin d_column_counter[1] not assigned to an exact location on the device
1558 Info: Pin d_column_counter[2] not assigned to an exact location on the device
1559 Info: Pin d_column_counter[3] not assigned to an exact location on the device
1560 Info: Pin d_column_counter[4] not assigned to an exact location on the device
1561 Info: Pin d_column_counter[5] not assigned to an exact location on the device
1562 Info: Pin d_column_counter[6] not assigned to an exact location on the device
1563 Info: Pin d_column_counter[7] not assigned to an exact location on the device
1564 Info: Pin d_column_counter[8] not assigned to an exact location on the device
1565 Info: Pin d_column_counter[9] not assigned to an exact location on the device
1566 Info: Pin d_line_counter[0] not assigned to an exact location on the device
1567 Info: Pin d_line_counter[1] not assigned to an exact location on the device
1568 Info: Pin d_line_counter[2] not assigned to an exact location on the device
1569 Info: Pin d_line_counter[3] not assigned to an exact location on the device
1570 Info: Pin d_line_counter[4] not assigned to an exact location on the device
1571 Info: Pin d_line_counter[5] not assigned to an exact location on the device
1572 Info: Pin d_line_counter[6] not assigned to an exact location on the device
1573 Info: Pin d_line_counter[7] not assigned to an exact location on the device
1574 Info: Pin d_line_counter[8] not assigned to an exact location on the device
1575 Info: Pin d_set_column_counter not assigned to an exact location on the device
1576 Info: Pin d_set_line_counter not assigned to an exact location on the device
1577 Info: Pin d_hsync_counter[0] not assigned to an exact location on the device
1578 Info: Pin d_hsync_counter[1] not assigned to an exact location on the device
1579 Info: Pin d_hsync_counter[2] not assigned to an exact location on the device
1580 Info: Pin d_hsync_counter[3] not assigned to an exact location on the device
1581 Info: Pin d_hsync_counter[4] not assigned to an exact location on the device
1582 Info: Pin d_hsync_counter[5] not assigned to an exact location on the device
1583 Info: Pin d_hsync_counter[6] not assigned to an exact location on the device
1584 Info: Pin d_hsync_counter[7] not assigned to an exact location on the device
1585 Info: Pin d_hsync_counter[8] not assigned to an exact location on the device
1586 Info: Pin d_hsync_counter[9] not assigned to an exact location on the device
1587 Info: Pin d_vsync_counter[0] not assigned to an exact location on the device
1588 Info: Pin d_vsync_counter[1] not assigned to an exact location on the device
1589 Info: Pin d_vsync_counter[2] not assigned to an exact location on the device
1590 Info: Pin d_vsync_counter[3] not assigned to an exact location on the device
1591 Info: Pin d_vsync_counter[4] not assigned to an exact location on the device
1592 Info: Pin d_vsync_counter[5] not assigned to an exact location on the device
1593 Info: Pin d_vsync_counter[6] not assigned to an exact location on the device
1594 Info: Pin d_vsync_counter[7] not assigned to an exact location on the device
1595 Info: Pin d_vsync_counter[8] not assigned to an exact location on the device
1596 Info: Pin d_vsync_counter[9] not assigned to an exact location on the device
1597 Info: Pin d_set_hsync_counter not assigned to an exact location on the device
1598 Info: Pin d_set_vsync_counter not assigned to an exact location on the device
1599 Info: Pin d_h_enable not assigned to an exact location on the device
1600 Info: Pin d_v_enable not assigned to an exact location on the device
1601 Info: Pin d_r not assigned to an exact location on the device
1602 Info: Pin d_g not assigned to an exact location on the device
1603 Info: Pin d_b not assigned to an exact location on the device
1604 Info: Pin d_hsync_state[6] not assigned to an exact location on the device
1605 Info: Pin d_hsync_state[5] not assigned to an exact location on the device
1606 Info: Pin d_hsync_state[4] not assigned to an exact location on the device
1607 Info: Pin d_hsync_state[3] not assigned to an exact location on the device
1608 Info: Pin d_hsync_state[2] not assigned to an exact location on the device
1609 Info: Pin d_hsync_state[1] not assigned to an exact location on the device
1610 Info: Pin d_hsync_state[0] not assigned to an exact location on the device
1611 Info: Pin d_vsync_state[6] not assigned to an exact location on the device
1612 Info: Pin d_vsync_state[5] not assigned to an exact location on the device
1613 Info: Pin d_vsync_state[4] not assigned to an exact location on the device
1614 Info: Pin d_vsync_state[3] not assigned to an exact location on the device
1615 Info: Pin d_vsync_state[2] not assigned to an exact location on the device
1616 Info: Pin d_vsync_state[1] not assigned to an exact location on the device
1617 Info: Pin d_vsync_state[0] not assigned to an exact location on the device
1618 Info: Pin d_state_clk not assigned to an exact location on the device
1619 Info: Pin d_toggle not assigned to an exact location on the device
1620 Info: Pin d_toggle_counter[0] not assigned to an exact location on the device
1621 Info: Pin d_toggle_counter[1] not assigned to an exact location on the device
1622 Info: Pin d_toggle_counter[2] not assigned to an exact location on the device
1623 Info: Pin d_toggle_counter[3] not assigned to an exact location on the device
1624 Info: Pin d_toggle_counter[4] not assigned to an exact location on the device
1625 Info: Pin d_toggle_counter[5] not assigned to an exact location on the device
1626 Info: Pin d_toggle_counter[6] not assigned to an exact location on the device
1627 Info: Pin d_toggle_counter[7] not assigned to an exact location on the device
1628 Info: Pin d_toggle_counter[8] not assigned to an exact location on the device
1629 Info: Pin d_toggle_counter[9] not assigned to an exact location on the device
1630 Info: Pin d_toggle_counter[10] not assigned to an exact location on the device
1631 Info: Pin d_toggle_counter[11] not assigned to an exact location on the device
1632 Info: Pin d_toggle_counter[12] not assigned to an exact location on the device
1633 Info: Pin d_toggle_counter[13] not assigned to an exact location on the device
1634 Info: Pin d_toggle_counter[14] not assigned to an exact location on the device
1635 Info: Pin d_toggle_counter[15] not assigned to an exact location on the device
1636 Info: Pin d_toggle_counter[16] not assigned to an exact location on the device
1637 Info: Pin d_toggle_counter[17] not assigned to an exact location on the device
1638 Info: Pin d_toggle_counter[18] not assigned to an exact location on the device
1639 Info: Pin d_toggle_counter[19] not assigned to an exact location on the device
1640 Info: Pin d_toggle_counter[20] not assigned to an exact location on the device
1641 Info: Pin d_toggle_counter[21] not assigned to an exact location on the device
1642 Info: Pin d_toggle_counter[22] not assigned to an exact location on the device
1643 Info: Pin d_toggle_counter[23] not assigned to an exact location on the device
1644 Info: Pin d_toggle_counter[24] not assigned to an exact location on the device
1645 Info: Pin clk_pin not assigned to an exact location on the device
1646 Info: Pin reset_pin not assigned to an exact location on the device
1647 Info: Fitter is using the Classic Timing Analyzer
1648 Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
1649 Info: Completed User Assigned Global Signals Promotion Operation
1650 Info: Automatically promoted some destinations of signal "clk_pin" to use Global clock in PIN R3
1651 Info: Destination "d_state_clk_out" may be non-global or may not use global clock
1652 Info: Automatically promoted some destinations of signal "vga_driver:vga_driver_unit|un6_dly_counter_0_x" to use Global clock
1653 Info: Destination "seven_seg_pin_out_12_" may be non-global or may not use global clock
1654 Info: Destination "seven_seg_pin_out_11_" may be non-global or may not use global clock
1655 Info: Destination "seven_seg_pin_out_10_" may be non-global or may not use global clock
1656 Info: Destination "seven_seg_pin_out_9_" may be non-global or may not use global clock
1657 Info: Destination "seven_seg_pin_out_8_" may be non-global or may not use global clock
1658 Info: Destination "seven_seg_pin_out_7_" may be non-global or may not use global clock
1659 Info: Destination "seven_seg_pin_out_2_" may be non-global or may not use global clock
1660 Info: Destination "seven_seg_pin_out_1_" may be non-global or may not use global clock
1661 Info: Destination "vga_driver:vga_driver_unit|hsync_state_1_" may be non-global or may not use global clock
1662 Info: Destination "vga_driver:vga_driver_unit|vsync_state_1_" may be non-global or may not use global clock
1663 Info: Limited to 10 non-global destinations
1664 Info: Completed Auto Global Promotion Operation
1665 Info: Starting register packing
1666 Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
1667 Info: Finished register packing
1668 Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
1669 Info: Number of I/O pins in group: 116 (unused VREF, 3.3V VCCIO, 1 input, 115 output, 0 bidirectional)
1670 Info: I/O standards used: 3.3-V LVTTL.
1671 Info: I/O bank details before I/O pin placement
1672 Info: Statistics of I/O banks
1673 Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 60 pins available
1674 Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 59 pins available
1675 Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 54 pins available
1676 Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 55 pins available
1677 Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 59 pins available
1678 Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 61 pins available
1679 Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 57 pins available
1680 Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 54 pins available
1681 Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 6 pins available
1682 Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 6 pins available
1683 Info: Fitter preparation operations ending: elapsed time is 00:00:04
1684 Info: Fitter placement preparation operations beginning
1685 Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
1686 Info: Fitter placement operations beginning
1687 Info: Fitter placement was successful
1688 Info: Fitter placement operations ending: elapsed time is 00:00:03
1689 Info: Slack time is -4.354 ns between source register "vga_control:vga_control_unit|toggle_counter_sig_5" and destination register "vga_control:vga_control_unit|toggle_counter_sig_10"
1690 Info: + Largest register to register requirement is 0.814 ns
1691 Info: Shortest clock path from clock "clk_pin" to destination register is 3.707 ns
1692 Info: 1: + IC(0.000 ns) + CELL(1.141 ns) = 1.141 ns; Loc. = Unassigned; Fanout = 84; CLK Node = 'clk_pin'
1693 Info: 2: + IC(2.006 ns) + CELL(0.560 ns) = 3.707 ns; Loc. = Unassigned; Fanout = 8; REG Node = 'vga_control:vga_control_unit|toggle_counter_sig_10'
1694 Info: Total cell delay = 1.701 ns ( 45.89 % )
1695 Info: Total interconnect delay = 2.006 ns ( 54.11 % )
1696 Info: Longest clock path from clock "clk_pin" to destination register is 3.707 ns
1697 Info: 1: + IC(0.000 ns) + CELL(1.141 ns) = 1.141 ns; Loc. = Unassigned; Fanout = 84; CLK Node = 'clk_pin'
1698 Info: 2: + IC(2.006 ns) + CELL(0.560 ns) = 3.707 ns; Loc. = Unassigned; Fanout = 8; REG Node = 'vga_control:vga_control_unit|toggle_counter_sig_10'
1699 Info: Total cell delay = 1.701 ns ( 45.89 % )
1700 Info: Total interconnect delay = 2.006 ns ( 54.11 % )
1701 Info: Shortest clock path from clock "clk_pin" to source register is 3.707 ns
1702 Info: 1: + IC(0.000 ns) + CELL(1.141 ns) = 1.141 ns; Loc. = Unassigned; Fanout = 84; CLK Node = 'clk_pin'
1703 Info: 2: + IC(2.006 ns) + CELL(0.560 ns) = 3.707 ns; Loc. = Unassigned; Fanout = 7; REG Node = 'vga_control:vga_control_unit|toggle_counter_sig_5'
1704 Info: Total cell delay = 1.701 ns ( 45.89 % )
1705 Info: Total interconnect delay = 2.006 ns ( 54.11 % )
1706 Info: Longest clock path from clock "clk_pin" to source register is 3.707 ns
1707 Info: 1: + IC(0.000 ns) + CELL(1.141 ns) = 1.141 ns; Loc. = Unassigned; Fanout = 84; CLK Node = 'clk_pin'
1708 Info: 2: + IC(2.006 ns) + CELL(0.560 ns) = 3.707 ns; Loc. = Unassigned; Fanout = 7; REG Node = 'vga_control:vga_control_unit|toggle_counter_sig_5'
1709 Info: Total cell delay = 1.701 ns ( 45.89 % )
1710 Info: Total interconnect delay = 2.006 ns ( 54.11 % )
1711 Info: Micro clock to output delay of source is 0.176 ns
1712 Info: Micro setup delay of destination is 0.010 ns
1713 Info: - Longest register to register delay is 5.168 ns
1714 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 7; REG Node = 'vga_control:vga_control_unit|toggle_counter_sig_5'
1715 Info: 2: + IC(0.433 ns) + CELL(0.332 ns) = 0.765 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglt6'
1716 Info: 3: + IC(0.427 ns) + CELL(0.087 ns) = 1.279 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglto9'
1717 Info: 4: + IC(0.427 ns) + CELL(0.087 ns) = 1.793 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglto12'
1718 Info: 5: + IC(0.427 ns) + CELL(0.087 ns) = 2.307 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglto15'
1719 Info: 6: + IC(0.427 ns) + CELL(0.087 ns) = 2.821 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglto18'
1720 Info: 7: + IC(0.427 ns) + CELL(0.087 ns) = 3.335 ns; Loc. = Unassigned; Fanout = 22; COMB Node = 'vga_control:vga_control_unit|toggle_sig_0_0_0_g1'
1721 Info: 8: + IC(1.051 ns) + CELL(0.782 ns) = 5.168 ns; Loc. = Unassigned; Fanout = 8; REG Node = 'vga_control:vga_control_unit|toggle_counter_sig_10'
1722 Info: Total cell delay = 1.549 ns ( 29.97 % )
1723 Info: Total interconnect delay = 3.619 ns ( 70.03 % )
1724 Info: Estimated most critical path is register to register delay of 5.168 ns
1725 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X33_Y35; Fanout = 7; REG Node = 'vga_control:vga_control_unit|toggle_counter_sig_5'
1726 Info: 2: + IC(0.433 ns) + CELL(0.332 ns) = 0.765 ns; Loc. = LAB_X32_Y35; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglt6'
1727 Info: 3: + IC(0.427 ns) + CELL(0.087 ns) = 1.279 ns; Loc. = LAB_X32_Y35; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglto9'
1728 Info: 4: + IC(0.427 ns) + CELL(0.087 ns) = 1.793 ns; Loc. = LAB_X32_Y35; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglto12'
1729 Info: 5: + IC(0.427 ns) + CELL(0.087 ns) = 2.307 ns; Loc. = LAB_X32_Y35; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglto15'
1730 Info: 6: + IC(0.427 ns) + CELL(0.087 ns) = 2.821 ns; Loc. = LAB_X32_Y35; Fanout = 1; COMB Node = 'vga_control:vga_control_unit|un1_toggle_counter_siglto18'
1731 Info: 7: + IC(0.427 ns) + CELL(0.087 ns) = 3.335 ns; Loc. = LAB_X32_Y35; Fanout = 22; COMB Node = 'vga_control:vga_control_unit|toggle_sig_0_0_0_g1'
1732 Info: 8: + IC(1.051 ns) + CELL(0.782 ns) = 5.168 ns; Loc. = LAB_X31_Y34; Fanout = 8; REG Node = 'vga_control:vga_control_unit|toggle_counter_sig_10'
1733 Info: Total cell delay = 1.549 ns ( 29.97 % )
1734 Info: Total interconnect delay = 3.619 ns ( 70.03 % )
1735 Info: Fitter routing operations beginning
1736 Info: Average interconnect usage is 0% of the available device resources
1737 Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X34_Y24 to location X44_Y35
1738 Info: Fitter routing operations ending: elapsed time is 00:00:01
1739 Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
1740 Info: Optimizations that may affect the design's routability were skipped
1741 Info: Optimizations that may affect the design's timing were skipped
1742 Info: Completed Fixed Delay Chain Operation
1743 Info: Started post-fitting delay annotation
1744 Info: Delay annotation completed successfully
1745 Info: Completed Auto Delay Chain Operation
1746 Warning: Following 14 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
1747 Info: Pin g0_pin has GND driving its datain port
1748 Info: Pin g1_pin has GND driving its datain port
1749 Info: Pin g2_pin has GND driving its datain port
1750 Info: Pin seven_seg_pin[0] has GND driving its datain port
1751 Info: Pin seven_seg_pin[3] has GND driving its datain port
1752 Info: Pin seven_seg_pin[4] has GND driving its datain port
1753 Info: Pin seven_seg_pin[5] has GND driving its datain port
1754 Info: Pin seven_seg_pin[6] has GND driving its datain port
1755 Info: Pin seven_seg_pin[13] has GND driving its datain port
1756 Info: Pin d_g has GND driving its datain port
1757 Info: Pin d_toggle_counter[21] has GND driving its datain port
1758 Info: Pin d_toggle_counter[22] has GND driving its datain port
1759 Info: Pin d_toggle_counter[23] has GND driving its datain port
1760 Info: Pin d_toggle_counter[24] has GND driving its datain port
1761 Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
1762 Info: Generated suppressed messages file /homes/burban/didelu/dide_16/bsp2/Designflow/ppr/sim/vga.fit.smsg
1763 Info: Quartus II Fitter was successful. 0 errors, 3 warnings
1764 Info: Peak virtual memory: 320 megabytes
1765 Info: Processing ended: Wed Oct 28 14:19:25 2009
1766 Info: Elapsed time: 00:00:32
1767 Info: Total CPU time (on all processors): 00:00:30
1770 +----------------------------+
1771 ; Fitter Suppressed Messages ;
1772 +----------------------------+
1773 The suppressed messages can be found in /homes/burban/didelu/dide_16/bsp2/Designflow/ppr/sim/vga.fit.smsg.
projects / dide_16.git / blob