1 Fitter report for vga_pll
2 Wed Oct 28 14:55:12 2009
3 Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version
12 4. Parallel Compilation
14 6. Fitter Resource Usage Summary
21 13. Output Pin Default Load For Reported TCO
22 14. Fitter Resource Utilization by Entity
23 15. Delay Chain Summary
24 16. Pad To Core Delay Chain Fanout
26 18. Global & Other Fast Signals
27 19. Non-Global High Fan-Out Signals
28 20. Interconnect Usage Summary
29 21. LAB Logic Elements
31 23. LAB Signals Sourced
32 24. LAB Signals Sourced Out
33 25. LAB Distinct Inputs
34 26. Fitter Device Options
35 27. Estimated Delay Added for Hold Timing
37 29. Fitter Suppressed Messages
44 Copyright (C) 1991-2009 Altera Corporation
45 Your use of Altera Corporation's design tools, logic functions
46 and other software and tools, and its AMPP partner logic
47 functions, and any output files from any of the foregoing
48 (including device programming or simulation files), and any
49 associated documentation or information are expressly subject
50 to the terms and conditions of the Altera Program License
51 Subscription Agreement, Altera MegaCore Function License
52 Agreement, or other applicable license agreement, including,
53 without limitation, that your use is for the sole purpose of
54 programming logic devices manufactured by Altera and sold by
55 Altera or its authorized distributors. Please refer to the
56 applicable agreement for further details.
60 +---------------------------------------------------------------------+
62 +--------------------------+------------------------------------------+
63 ; Fitter Status ; Successful - Wed Oct 28 14:55:12 2009 ;
64 ; Quartus II Version ; 9.0 Build 132 02/25/2009 SJ Full Version ;
65 ; Revision Name ; vga_pll ;
66 ; Top-level Entity Name ; vga_pll ;
68 ; Device ; EP1S25F672C6 ;
69 ; Timing Models ; Final ;
70 ; Total logic elements ; 173 / 25,660 ( < 1 % ) ;
71 ; Total pins ; 117 / 474 ( 25 % ) ;
72 ; Total virtual pins ; 0 ;
73 ; Total memory bits ; 0 / 1,944,576 ( 0 % ) ;
74 ; DSP block 9-bit elements ; 0 / 80 ( 0 % ) ;
75 ; Total PLLs ; 1 / 6 ( 17 % ) ;
76 ; Total DLLs ; 0 / 2 ( 0 % ) ;
77 +--------------------------+------------------------------------------+
80 +--------------------------------------------------------------------------------------------------------------------------------------+
82 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
83 ; Option ; Setting ; Default Value ;
84 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
85 ; Device ; EP1S25F672C6 ; ;
86 ; Fit Attempts to Skip ; 0 ; 0.0 ;
87 ; Use smart compilation ; Off ; Off ;
88 ; Use TimeQuest Timing Analyzer ; Off ; Off ;
89 ; Router Timing Optimization Level ; Normal ; Normal ;
90 ; Placement Effort Multiplier ; 1.0 ; 1.0 ;
91 ; Router Effort Multiplier ; 1.0 ; 1.0 ;
92 ; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
93 ; Optimize Multi-Corner Timing ; Off ; Off ;
94 ; Optimize Timing ; Normal compilation ; Normal compilation ;
95 ; Optimize Timing for ECOs ; Off ; Off ;
96 ; Regenerate full fit report during ECO compiles ; Off ; Off ;
97 ; Optimize IOC Register Placement for Timing ; On ; On ;
98 ; Limit to One Fitting Attempt ; Off ; Off ;
99 ; Final Placement Optimizations ; Automatically ; Automatically ;
100 ; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
101 ; Fitter Initial Placement Seed ; 1 ; 1 ;
102 ; Slow Slew Rate ; Off ; Off ;
103 ; PCI I/O ; Off ; Off ;
104 ; Weak Pull-Up Resistor ; Off ; Off ;
105 ; Enable Bus-Hold Circuitry ; Off ; Off ;
106 ; Auto Global Memory Control Signals ; Off ; Off ;
107 ; Auto Packed Registers ; Auto ; Auto ;
108 ; Auto Delay Chains ; On ; On ;
109 ; Auto Merge PLLs ; On ; On ;
110 ; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ;
111 ; Perform Register Duplication for Performance ; Off ; Off ;
112 ; Perform Register Retiming for Performance ; Off ; Off ;
113 ; Perform Asynchronous Signal Pipelining ; Off ; Off ;
114 ; Fitter Effort ; Auto Fit ; Auto Fit ;
115 ; Physical Synthesis Effort Level ; Normal ; Normal ;
116 ; Logic Cell Insertion - Logic Duplication ; Auto ; Auto ;
117 ; Auto Register Duplication ; Auto ; Auto ;
118 ; Auto Global Clock ; On ; On ;
119 ; Auto Global Register Control Signals ; On ; On ;
120 ; Stop After Congestion Map Generation ; Off ; Off ;
121 ; Save Intermediate Fitting Results ; Off ; Off ;
122 ; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;
123 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
126 +------------------------------------------+
127 ; Parallel Compilation ;
128 +----------------------------+-------------+
129 ; Processors ; Number ;
130 +----------------------------+-------------+
131 ; Number detected on machine ; 2 ;
132 ; Maximum allowed ; 2 ;
134 ; Average used ; 1.00 ;
137 ; Usage by Processor ; % Time Used ;
138 ; 1 processor ; 100.0% ;
139 ; 2 processors ; < 0.1% ;
140 +----------------------------+-------------+
146 The pin-out file can be found in /homes/burban/didelu/dide_16/bsp2/Designflow/ppr/download/vga_pll.pin.
149 +---------------------------------------------------------------------------------------------------------+
150 ; Fitter Resource Usage Summary ;
151 +---------------------------------------------+-----------------------------------------------------------+
153 +---------------------------------------------+-----------------------------------------------------------+
154 ; Total logic elements ; 173 / 25,660 ( < 1 % ) ;
155 ; -- Combinational with no register ; 90 ;
156 ; -- Register only ; 0 ;
157 ; -- Combinational with a register ; 83 ;
159 ; Logic element usage by number of LUT inputs ; ;
160 ; -- 4 input functions ; 60 ;
161 ; -- 3 input functions ; 52 ;
162 ; -- 2 input functions ; 58 ;
163 ; -- 1 input functions ; 2 ;
164 ; -- 0 input functions ; 1 ;
166 ; Logic elements by mode ; ;
167 ; -- normal mode ; 120 ;
168 ; -- arithmetic mode ; 53 ;
170 ; -- register cascade mode ; 0 ;
171 ; -- synchronous clear/load mode ; 70 ;
172 ; -- asynchronous clear/load mode ; 24 ;
174 ; Total registers ; 83 / 28,424 ( < 1 % ) ;
175 ; Total LABs ; 22 / 2,566 ( < 1 % ) ;
176 ; Logic elements in carry chains ; 61 ;
177 ; User inserted logic elements ; 0 ;
179 ; I/O pins ; 117 / 474 ( 25 % ) ;
180 ; -- Clock pins ; 1 / 16 ( 6 % ) ;
181 ; Global signals ; 2 ;
182 ; M512s ; 0 / 224 ( 0 % ) ;
183 ; M4Ks ; 0 / 138 ( 0 % ) ;
184 ; M-RAMs ; 0 / 2 ( 0 % ) ;
185 ; Total memory bits ; 0 / 1,944,576 ( 0 % ) ;
186 ; Total RAM block bits ; 0 / 1,944,576 ( 0 % ) ;
187 ; DSP block 9-bit elements ; 0 / 80 ( 0 % ) ;
188 ; PLLs ; 1 / 6 ( 17 % ) ;
189 ; Global clocks ; 2 / 16 ( 13 % ) ;
190 ; Regional clocks ; 0 / 16 ( 0 % ) ;
191 ; Fast regional clocks ; 0 / 8 ( 0 % ) ;
192 ; SERDES transmitters ; 0 / 78 ( 0 % ) ;
193 ; SERDES receivers ; 0 / 78 ( 0 % ) ;
194 ; JTAGs ; 0 / 1 ( 0 % ) ;
195 ; CRC blocks ; 0 / 1 ( 0 % ) ;
196 ; Remote update blocks ; 0 / 1 ( 0 % ) ;
197 ; Average interconnect usage (total/H/V) ; 0% / 0% / 0% ;
198 ; Peak interconnect usage (total/H/V) ; 1% / 1% / 1% ;
199 ; Maximum fan-out node ; vpll:inst1|altpll:altpll_component|_clk0 ;
200 ; Maximum fan-out ; 84 ;
201 ; Highest non-global fan-out signal ; vga:inst|vga_control:vga_control_unit|toggle_sig_0_0_0_g1 ;
202 ; Highest non-global fan-out ; 22 ;
203 ; Total fan-out ; 872 ;
204 ; Average fan-out ; 2.99 ;
205 +---------------------------------------------+-----------------------------------------------------------+
208 +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
210 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
211 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
212 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
213 ; board_clk ; N3 ; 2 ; 0 ; 27 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
214 ; reset ; A5 ; 3 ; 7 ; 47 ; 0 ; 9 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
215 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
218 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
220 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
221 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
222 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
223 ; b0_pin ; E24 ; 5 ; 79 ; 45 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
224 ; b1_pin ; T6 ; 1 ; 0 ; 16 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
225 ; d_b ; K20 ; 5 ; 79 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
226 ; d_column_counter[0] ; L23 ; 5 ; 79 ; 31 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
227 ; d_column_counter[1] ; L22 ; 5 ; 79 ; 31 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
228 ; d_column_counter[2] ; L21 ; 5 ; 79 ; 32 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
229 ; d_column_counter[3] ; L20 ; 5 ; 79 ; 32 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
230 ; d_column_counter[4] ; L6 ; 2 ; 0 ; 32 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
231 ; d_column_counter[5] ; L4 ; 2 ; 0 ; 33 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
232 ; d_column_counter[6] ; L2 ; 2 ; 0 ; 33 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
233 ; d_column_counter[7] ; K23 ; 5 ; 79 ; 34 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
234 ; d_column_counter[8] ; K19 ; 5 ; 79 ; 33 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
235 ; d_column_counter[9] ; K5 ; 2 ; 0 ; 34 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
236 ; d_g ; K24 ; 5 ; 79 ; 34 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
237 ; d_h_enable ; J21 ; 5 ; 79 ; 37 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
238 ; d_hsync ; L7 ; 2 ; 0 ; 32 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
239 ; d_hsync_counter[0] ; H4 ; 2 ; 0 ; 42 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
240 ; d_hsync_counter[1] ; AD15 ; 7 ; 52 ; 0 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
241 ; d_hsync_counter[2] ; B16 ; 4 ; 52 ; 47 ; 4 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
242 ; d_hsync_counter[3] ; H25 ; 5 ; 79 ; 42 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
243 ; d_hsync_counter[4] ; H1 ; 2 ; 0 ; 42 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
244 ; d_hsync_counter[5] ; H2 ; 2 ; 0 ; 42 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
245 ; d_hsync_counter[6] ; C15 ; 4 ; 50 ; 47 ; 5 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
246 ; d_hsync_counter[7] ; G25 ; 5 ; 79 ; 43 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
247 ; d_hsync_counter[8] ; G22 ; 5 ; 79 ; 42 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
248 ; d_hsync_counter[9] ; G18 ; 4 ; 58 ; 47 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
249 ; d_hsync_state[0] ; Y5 ; 1 ; 0 ; 5 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
250 ; d_hsync_state[1] ; F19 ; 4 ; 62 ; 47 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
251 ; d_hsync_state[2] ; F17 ; 4 ; 56 ; 47 ; 5 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
252 ; d_hsync_state[3] ; Y2 ; 1 ; 0 ; 4 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
253 ; d_hsync_state[4] ; F10 ; 3 ; 23 ; 47 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
254 ; d_hsync_state[5] ; F9 ; 3 ; 21 ; 47 ; 4 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
255 ; d_hsync_state[6] ; F6 ; 3 ; 9 ; 47 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
256 ; d_line_counter[0] ; K6 ; 2 ; 0 ; 34 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
257 ; d_line_counter[1] ; K4 ; 2 ; 0 ; 37 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
258 ; d_line_counter[2] ; J22 ; 5 ; 79 ; 37 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
259 ; d_line_counter[3] ; M9 ; 2 ; 0 ; 29 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
260 ; d_line_counter[4] ; M8 ; 2 ; 0 ; 29 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
261 ; d_line_counter[5] ; M6 ; 2 ; 0 ; 31 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
262 ; d_line_counter[6] ; M5 ; 2 ; 0 ; 30 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
263 ; d_line_counter[7] ; L24 ; 5 ; 79 ; 33 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
264 ; d_line_counter[8] ; L25 ; 5 ; 79 ; 33 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
265 ; d_r ; L3 ; 2 ; 0 ; 33 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
266 ; d_set_column_counter ; Y23 ; 6 ; 79 ; 5 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
267 ; d_set_hsync_counter ; F26 ; 5 ; 79 ; 44 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
268 ; d_set_line_counter ; F21 ; 4 ; 70 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
269 ; d_set_vsync_counter ; F24 ; 5 ; 79 ; 44 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
270 ; d_state_clk ; K3 ; 2 ; 0 ; 37 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
271 ; d_toggle ; H3 ; 2 ; 0 ; 42 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
272 ; d_toggle_counter[0] ; H26 ; 5 ; 79 ; 42 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
273 ; d_toggle_counter[10] ; W24 ; 6 ; 79 ; 5 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
274 ; d_toggle_counter[11] ; AA26 ; 6 ; 79 ; 3 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
275 ; d_toggle_counter[12] ; AA21 ; 7 ; 72 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
276 ; d_toggle_counter[13] ; C20 ; 4 ; 74 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
277 ; d_toggle_counter[14] ; AB21 ; 7 ; 72 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
278 ; d_toggle_counter[15] ; G24 ; 5 ; 79 ; 43 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
279 ; d_toggle_counter[16] ; G23 ; 5 ; 79 ; 43 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
280 ; d_toggle_counter[17] ; G21 ; 5 ; 79 ; 42 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
281 ; d_toggle_counter[18] ; G20 ; 4 ; 62 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
282 ; d_toggle_counter[19] ; G5 ; 2 ; 0 ; 44 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
283 ; d_toggle_counter[1] ; W21 ; 6 ; 79 ; 6 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
284 ; d_toggle_counter[20] ; G3 ; 2 ; 0 ; 43 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
285 ; d_toggle_counter[21] ; G1 ; 2 ; 0 ; 43 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
286 ; d_toggle_counter[22] ; F25 ; 5 ; 79 ; 44 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
287 ; d_toggle_counter[23] ; F23 ; 5 ; 79 ; 44 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
288 ; d_toggle_counter[24] ; T19 ; 6 ; 79 ; 16 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
289 ; d_toggle_counter[2] ; B23 ; 4 ; 76 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
290 ; d_toggle_counter[3] ; A24 ; 4 ; 76 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
291 ; d_toggle_counter[4] ; AF24 ; 7 ; 76 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
292 ; d_toggle_counter[5] ; AC21 ; 7 ; 74 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
293 ; d_toggle_counter[6] ; B3 ; 3 ; 1 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
294 ; d_toggle_counter[7] ; AE22 ; 7 ; 76 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
295 ; d_toggle_counter[8] ; W22 ; 6 ; 79 ; 6 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
296 ; d_toggle_counter[9] ; AF22 ; 7 ; 74 ; 0 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
297 ; d_v_enable ; H18 ; 4 ; 56 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
298 ; d_vsync ; L5 ; 2 ; 0 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
299 ; d_vsync_counter[0] ; G9 ; 3 ; 23 ; 47 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
300 ; d_vsync_counter[1] ; J23 ; 5 ; 79 ; 39 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
301 ; d_vsync_counter[2] ; B11 ; 3 ; 29 ; 47 ; 5 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
302 ; d_vsync_counter[3] ; J1 ; 2 ; 0 ; 38 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
303 ; d_vsync_counter[4] ; AD11 ; 8 ; 29 ; 0 ; 5 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
304 ; d_vsync_counter[5] ; G11 ; 3 ; 29 ; 47 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
305 ; d_vsync_counter[6] ; J4 ; 2 ; 0 ; 39 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
306 ; d_vsync_counter[7] ; G6 ; 2 ; 0 ; 44 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
307 ; d_vsync_counter[8] ; G4 ; 2 ; 0 ; 43 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
308 ; d_vsync_counter[9] ; G2 ; 2 ; 0 ; 43 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
309 ; d_vsync_state[0] ; F5 ; 3 ; 9 ; 47 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
310 ; d_vsync_state[1] ; F4 ; 2 ; 0 ; 45 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
311 ; d_vsync_state[2] ; F3 ; 2 ; 0 ; 45 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
312 ; d_vsync_state[3] ; M19 ; 5 ; 79 ; 29 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
313 ; d_vsync_state[4] ; M18 ; 5 ; 79 ; 29 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
314 ; d_vsync_state[5] ; M7 ; 2 ; 0 ; 31 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
315 ; d_vsync_state[6] ; M4 ; 2 ; 0 ; 30 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
316 ; g0_pin ; E23 ; 5 ; 79 ; 45 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
317 ; g1_pin ; T5 ; 1 ; 0 ; 15 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
318 ; g2_pin ; T24 ; 6 ; 79 ; 15 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
319 ; hsync_pin ; F1 ; 2 ; 0 ; 44 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
320 ; r0_pin ; E22 ; 4 ; 76 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
321 ; r1_pin ; T4 ; 1 ; 0 ; 15 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
322 ; r2_pin ; T7 ; 1 ; 0 ; 16 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
323 ; seven_seg_pin[0] ; R8 ; 1 ; 0 ; 19 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
324 ; seven_seg_pin[10] ; R4 ; 1 ; 0 ; 18 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
325 ; seven_seg_pin[11] ; R6 ; 1 ; 0 ; 19 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
326 ; seven_seg_pin[12] ; AA11 ; 8 ; 31 ; 0 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
327 ; seven_seg_pin[13] ; T2 ; 1 ; 0 ; 17 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
328 ; seven_seg_pin[1] ; R9 ; 1 ; 0 ; 19 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
329 ; seven_seg_pin[2] ; R19 ; 6 ; 79 ; 16 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
330 ; seven_seg_pin[3] ; R20 ; 6 ; 79 ; 19 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
331 ; seven_seg_pin[4] ; R21 ; 6 ; 79 ; 19 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
332 ; seven_seg_pin[5] ; R22 ; 6 ; 79 ; 18 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
333 ; seven_seg_pin[6] ; R23 ; 6 ; 79 ; 18 ; 2 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
334 ; seven_seg_pin[7] ; Y11 ; 8 ; 29 ; 0 ; 0 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
335 ; seven_seg_pin[8] ; N7 ; 2 ; 0 ; 29 ; 3 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
336 ; seven_seg_pin[9] ; N8 ; 2 ; 0 ; 28 ; 1 ; no ; no ; no ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
337 ; vsync_pin ; F2 ; 2 ; 0 ; 44 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
338 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
341 +------------------------------------------------------------+
343 +----------+------------------+---------------+--------------+
344 ; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
345 +----------+------------------+---------------+--------------+
346 ; 1 ; 11 / 61 ( 18 % ) ; 3.3V ; -- ;
347 ; 2 ; 35 / 59 ( 59 % ) ; 3.3V ; -- ;
348 ; 3 ; 9 / 54 ( 17 % ) ; 3.3V ; -- ;
349 ; 4 ; 13 / 56 ( 23 % ) ; 3.3V ; -- ;
350 ; 5 ; 28 / 59 ( 47 % ) ; 3.3V ; -- ;
351 ; 6 ; 12 / 61 ( 20 % ) ; 3.3V ; -- ;
352 ; 7 ; 7 / 57 ( 12 % ) ; 3.3V ; -- ;
353 ; 8 ; 3 / 54 ( 6 % ) ; 3.3V ; -- ;
354 ; 9 ; 0 / 6 ( 0 % ) ; 3.3V ; -- ;
355 ; 11 ; 0 / 6 ( 0 % ) ; 3.3V ; -- ;
356 +----------+------------------+---------------+--------------+
359 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
361 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
362 ; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
363 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
364 ; A2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
365 ; A3 ; 733 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
366 ; A4 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
367 ; A5 ; 725 ; 3 ; reset ; input ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
368 ; A6 ; 717 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
369 ; A7 ; 703 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
370 ; A8 ; 702 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
371 ; A9 ; 695 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
372 ; A10 ; 684 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
373 ; A11 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
374 ; A12 ; 656 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
375 ; A13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
376 ; A14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
377 ; A15 ; 640 ; 4 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
378 ; A16 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
379 ; A17 ; 602 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
380 ; A18 ; 589 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
381 ; A19 ; 579 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
382 ; A20 ; 571 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
383 ; A21 ; 564 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
384 ; A22 ; 554 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
385 ; A23 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
386 ; A24 ; 552 ; 4 ; d_toggle_counter[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
387 ; A25 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
388 ; AA1 ; 158 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
389 ; AA2 ; 157 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
390 ; AA3 ; 160 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
391 ; AA4 ; 159 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
392 ; AA5 ; 155 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
393 ; AA6 ; 154 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
394 ; AA7 ; 195 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
395 ; AA8 ; 214 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
396 ; AA9 ; 223 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
397 ; AA10 ; 227 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
398 ; AA11 ; 251 ; 8 ; seven_seg_pin[12] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
399 ; AA12 ; 269 ; 11 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
400 ; AA13 ; 273 ; 11 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
401 ; AA14 ; 271 ; 11 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
402 ; AA15 ; 283 ; 7 ; ^nIO_PULLUP ; ; ; ; -- ; -- ; ; -- ; -- ;
403 ; AA16 ; 304 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
404 ; AA17 ; 316 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
405 ; AA18 ; 324 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
406 ; AA19 ; 334 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
407 ; AA20 ; 344 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
408 ; AA21 ; 350 ; 7 ; d_toggle_counter[12] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
409 ; AA22 ; 386 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
410 ; AA23 ; 382 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
411 ; AA24 ; 381 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
412 ; AA25 ; 384 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
413 ; AA26 ; 383 ; 6 ; d_toggle_counter[11] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
414 ; AB1 ; 162 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
415 ; AB2 ; 161 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
416 ; AB3 ; 164 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
417 ; AB4 ; 163 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
418 ; AB5 ; 181 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
419 ; AB6 ; 184 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
420 ; AB7 ; 191 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
421 ; AB8 ; 203 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
422 ; AB9 ; 217 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
423 ; AB10 ; 229 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
424 ; AB11 ; 231 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
425 ; AB12 ; 268 ; 11 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
426 ; AB13 ; 272 ; 11 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
427 ; AB14 ; 270 ; 11 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
428 ; AB15 ; 292 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
429 ; AB16 ; 309 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
430 ; AB17 ; 322 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
431 ; AB18 ; 323 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
432 ; AB19 ; 336 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
433 ; AB20 ; 346 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
434 ; AB21 ; 351 ; 7 ; d_toggle_counter[14] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
435 ; AB22 ; 365 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
436 ; AB23 ; 378 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
437 ; AB24 ; 377 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
438 ; AB25 ; 380 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
439 ; AB26 ; 379 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
440 ; AC1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
441 ; AC2 ; 165 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
442 ; AC3 ; 168 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
443 ; AC4 ; 167 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
444 ; AC5 ; 171 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
445 ; AC6 ; 185 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
446 ; AC7 ; 186 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
447 ; AC8 ; 201 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
448 ; AC9 ; 215 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
449 ; AC10 ; 224 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
450 ; AC11 ; 239 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
451 ; AC12 ; 257 ; 8 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
452 ; AC13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
453 ; AC14 ; ; ; GNDA_PLL6 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
454 ; AC15 ; 293 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
455 ; AC16 ; 307 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
456 ; AC17 ; 328 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
457 ; AC18 ; 338 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
458 ; AC19 ; 339 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
459 ; AC20 ; 349 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
460 ; AC21 ; 355 ; 7 ; d_toggle_counter[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
461 ; AC22 ; 369 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
462 ; AC23 ; 368 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
463 ; AC24 ; 374 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
464 ; AC25 ; 376 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
465 ; AC26 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
466 ; AD1 ; 166 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
467 ; AD2 ; 172 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
468 ; AD3 ; 174 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
469 ; AD4 ; 178 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
470 ; AD5 ; 170 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
471 ; AD6 ; 188 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
472 ; AD7 ; 192 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
473 ; AD8 ; 204 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
474 ; AD9 ; 216 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
475 ; AD10 ; 220 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
476 ; AD11 ; 247 ; 8 ; d_vsync_counter[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
477 ; AD12 ; 256 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
478 ; AD13 ; ; ; VCCG_PLL6 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
479 ; AD14 ; ; ; VCCA_PLL6 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
480 ; AD15 ; 302 ; 7 ; d_hsync_counter[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
481 ; AD16 ; 310 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
482 ; AD17 ; 329 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
483 ; AD18 ; 335 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
484 ; AD19 ; 337 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
485 ; AD20 ; 353 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
486 ; AD21 ; 354 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
487 ; AD22 ; 370 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
488 ; AD23 ; 364 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
489 ; AD24 ; 367 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
490 ; AD25 ; 373 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
491 ; AD26 ; 375 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
492 ; AE1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
493 ; AE2 ; 173 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
494 ; AE3 ; 179 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
495 ; AE4 ; 176 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
496 ; AE5 ; 187 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
497 ; AE6 ; 194 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
498 ; AE7 ; 189 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
499 ; AE8 ; 206 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
500 ; AE9 ; 218 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
501 ; AE10 ; 222 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
502 ; AE11 ; 232 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
503 ; AE12 ; 259 ; 8 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
504 ; AE13 ; ; 11 ; VCC_PLL6_OUTA ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
505 ; AE14 ; ; ; GNDG_PLL6 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
506 ; AE15 ; 274 ; 7 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
507 ; AE16 ; 313 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
508 ; AE17 ; 319 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
509 ; AE18 ; 330 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
510 ; AE19 ; 340 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
511 ; AE20 ; 343 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
512 ; AE21 ; 352 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
513 ; AE22 ; 363 ; 7 ; d_toggle_counter[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
514 ; AE23 ; 366 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
515 ; AE24 ; 371 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
516 ; AE25 ; 358 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
517 ; AE26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
518 ; AF2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
519 ; AF3 ; 183 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
520 ; AF4 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
521 ; AF5 ; 190 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
522 ; AF6 ; 198 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
523 ; AF7 ; 197 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
524 ; AF8 ; 207 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
525 ; AF9 ; 219 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
526 ; AF10 ; 230 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
527 ; AF11 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
528 ; AF12 ; 258 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
529 ; AF13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
530 ; AF14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
531 ; AF15 ; 276 ; 7 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
532 ; AF16 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
533 ; AF17 ; 315 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
534 ; AF18 ; 327 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
535 ; AF19 ; 331 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
536 ; AF20 ; 342 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
537 ; AF21 ; 347 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
538 ; AF22 ; 360 ; 7 ; d_toggle_counter[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
539 ; AF23 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
540 ; AF24 ; 362 ; 7 ; d_toggle_counter[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
541 ; AF25 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
542 ; B1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
543 ; B2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
544 ; B3 ; 740 ; 3 ; d_toggle_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
545 ; B4 ; 736 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
546 ; B5 ; 730 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
547 ; B6 ; 716 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
548 ; B7 ; 709 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
549 ; B8 ; 704 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
550 ; B9 ; 698 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
551 ; B10 ; 694 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
552 ; B11 ; 667 ; 3 ; d_vsync_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
553 ; B12 ; 655 ; 3 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
554 ; B13 ; ; ; GNDG_PLL5 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
555 ; B14 ; ; ; GNDA_PLL5 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
556 ; B15 ; 638 ; 4 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
557 ; B16 ; 610 ; 4 ; d_hsync_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
558 ; B17 ; 596 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
559 ; B18 ; 582 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
560 ; B19 ; 577 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
561 ; B20 ; 567 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
562 ; B21 ; 563 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
563 ; B22 ; 551 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
564 ; B23 ; 548 ; 4 ; d_toggle_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
565 ; B24 ; 543 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
566 ; B25 ; 544 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
567 ; B26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
568 ; C1 ; 0 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
569 ; C2 ; 738 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
570 ; C3 ; 731 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
571 ; C4 ; 742 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
572 ; C5 ; 743 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
573 ; C6 ; 729 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
574 ; C7 ; 728 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
575 ; C8 ; 710 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
576 ; C9 ; 699 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
577 ; C10 ; 692 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
578 ; C11 ; 682 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
579 ; C12 ; 658 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
580 ; C13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
581 ; C14 ; ; ; VCCG_PLL5 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
582 ; C15 ; 617 ; 4 ; d_hsync_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
583 ; C16 ; 605 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
584 ; C17 ; 592 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
585 ; C18 ; 581 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
586 ; C19 ; 573 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
587 ; C20 ; 559 ; 4 ; d_toggle_counter[13] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
588 ; C21 ; 566 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
589 ; C22 ; 556 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
590 ; C23 ; 550 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
591 ; C24 ; 547 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
592 ; C25 ; 539 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
593 ; C26 ; 541 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
594 ; D1 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
595 ; D2 ; 1 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
596 ; D3 ; 744 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
597 ; D4 ; 741 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
598 ; D5 ; 735 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
599 ; D6 ; 722 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
600 ; D7 ; 727 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
601 ; D8 ; 712 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
602 ; D9 ; 696 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
603 ; D10 ; 691 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
604 ; D11 ; 683 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
605 ; D12 ; 657 ; 3 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
606 ; D13 ; ; 9 ; VCC_PLL5_OUTA ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
607 ; D14 ; ; ; VCCA_PLL5 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
608 ; D15 ; 630 ; 4 ; #TRST ; input ; ; ; -- ; -- ; ; -- ; -- ;
609 ; D16 ; 604 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
610 ; D17 ; 600 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
611 ; D18 ; 583 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
612 ; D19 ; 575 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
613 ; D20 ; 562 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
614 ; D21 ; 561 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
615 ; D22 ; 546 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
616 ; D23 ; 545 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
617 ; D24 ; 538 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
618 ; D25 ; 540 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
619 ; D26 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
620 ; E1 ; 4 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
621 ; E2 ; 5 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
622 ; E3 ; 2 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
623 ; E4 ; 3 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
624 ; E5 ; 726 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
625 ; E6 ; 723 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
626 ; E7 ; 713 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
627 ; E8 ; 706 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
628 ; E9 ; 697 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
629 ; E10 ; 685 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
630 ; E11 ; 662 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
631 ; E12 ; 646 ; 9 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
632 ; E13 ; 642 ; 9 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
633 ; E14 ; 644 ; 9 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
634 ; E15 ; 629 ; 4 ; #TMS ; input ; ; ; -- ; -- ; ; -- ; -- ;
635 ; E16 ; 607 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
636 ; E17 ; 597 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
637 ; E18 ; 586 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
638 ; E19 ; 578 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
639 ; E20 ; 576 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
640 ; E21 ; 569 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
641 ; E22 ; 549 ; 4 ; r0_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
642 ; E23 ; 534 ; 5 ; g0_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
643 ; E24 ; 535 ; 5 ; b0_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
644 ; E25 ; 536 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
645 ; E26 ; 537 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
646 ; F1 ; 8 ; 2 ; hsync_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
647 ; F2 ; 9 ; 2 ; vsync_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
648 ; F3 ; 6 ; 2 ; d_vsync_state[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
649 ; F4 ; 7 ; 2 ; d_vsync_state[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
650 ; F5 ; 720 ; 3 ; d_vsync_state[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
651 ; F6 ; 719 ; 3 ; d_hsync_state[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
652 ; F7 ; 707 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
653 ; F8 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
654 ; F9 ; 690 ; 3 ; d_hsync_state[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
655 ; F10 ; 687 ; 3 ; d_hsync_state[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
656 ; F11 ; 659 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
657 ; F12 ; 645 ; 9 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
658 ; F13 ; 641 ; 9 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
659 ; F14 ; 643 ; 9 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
660 ; F15 ; 632 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
661 ; F16 ; 612 ; 4 ; ~DATA0~ / RESERVED_INPUT ; input ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
662 ; F17 ; 599 ; 4 ; d_hsync_state[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
663 ; F18 ; 591 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
664 ; F19 ; 590 ; 4 ; d_hsync_state[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
665 ; F20 ; 584 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
666 ; F21 ; 572 ; 4 ; d_set_line_counter ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
667 ; F22 ; 560 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
668 ; F23 ; 530 ; 5 ; d_toggle_counter[23] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
669 ; F24 ; 531 ; 5 ; d_set_vsync_counter ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
670 ; F25 ; 532 ; 5 ; d_toggle_counter[22] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
671 ; F26 ; 533 ; 5 ; d_set_hsync_counter ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
672 ; G1 ; 12 ; 2 ; d_toggle_counter[21] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
673 ; G2 ; 13 ; 2 ; d_vsync_counter[9] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
674 ; G3 ; 14 ; 2 ; d_toggle_counter[20] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
675 ; G4 ; 15 ; 2 ; d_vsync_counter[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
676 ; G5 ; 10 ; 2 ; d_toggle_counter[19] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
677 ; G6 ; 11 ; 2 ; d_vsync_counter[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
678 ; G7 ; 700 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
679 ; G8 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
680 ; G9 ; 688 ; 3 ; d_vsync_counter[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
681 ; G10 ; 686 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
682 ; G11 ; 670 ; 3 ; d_vsync_counter[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
683 ; G12 ; 653 ; 3 ; ^DCLK ; ; ; ; -- ; -- ; ; -- ; -- ;
684 ; G13 ; ; ; TEMPDIODEn ; ; ; ; -- ; -- ; ; -- ; -- ;
685 ; G14 ; 636 ; 4 ; #TDO ; output ; ; ; -- ; -- ; ; -- ; -- ;
686 ; G15 ; 631 ; 4 ; #TCK ; input ; ; ; -- ; -- ; ; -- ; -- ;
687 ; G16 ; 622 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
688 ; G17 ; 601 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
689 ; G18 ; 594 ; 4 ; d_hsync_counter[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
690 ; G19 ; 585 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
691 ; G20 ; 587 ; 4 ; d_toggle_counter[18] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
692 ; G21 ; 522 ; 5 ; d_toggle_counter[17] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
693 ; G22 ; 523 ; 5 ; d_hsync_counter[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
694 ; G23 ; 526 ; 5 ; d_toggle_counter[16] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
695 ; G24 ; 527 ; 5 ; d_toggle_counter[15] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
696 ; G25 ; 528 ; 5 ; d_hsync_counter[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
697 ; G26 ; 529 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
698 ; H1 ; 16 ; 2 ; d_hsync_counter[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
699 ; H2 ; 17 ; 2 ; d_hsync_counter[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
700 ; H3 ; 18 ; 2 ; d_toggle ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
701 ; H4 ; 19 ; 2 ; d_hsync_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
702 ; H5 ; 24 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
703 ; H6 ; 23 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
704 ; H7 ; 28 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
705 ; H8 ; 20 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
706 ; H9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
707 ; H10 ; 675 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
708 ; H11 ; 654 ; 3 ; ^CONF_DONE ; ; ; ; -- ; -- ; ; -- ; -- ;
709 ; H12 ; 652 ; 3 ; ^nCONFIG ; ; ; ; -- ; -- ; ; -- ; -- ;
710 ; H13 ; 651 ; 3 ; ^nSTATUS ; ; ; ; -- ; -- ; ; -- ; -- ;
711 ; H14 ; ; ; TEMPDIODEp ; ; ; ; -- ; -- ; ; -- ; -- ;
712 ; H15 ; 635 ; 4 ; #TDI ; input ; ; ; -- ; -- ; ; -- ; -- ;
713 ; H16 ; 621 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
714 ; H17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
715 ; H18 ; 603 ; 4 ; d_v_enable ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
716 ; H19 ; 506 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
717 ; H20 ; 505 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
718 ; H21 ; 514 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
719 ; H22 ; 513 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
720 ; H23 ; 518 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
721 ; H24 ; 517 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
722 ; H25 ; 524 ; 5 ; d_hsync_counter[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
723 ; H26 ; 525 ; 5 ; d_toggle_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
724 ; J1 ; 34 ; 2 ; d_vsync_counter[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
725 ; J2 ; 33 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
726 ; J3 ; 30 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
727 ; J4 ; 29 ; 2 ; d_vsync_counter[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
728 ; J5 ; 36 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
729 ; J6 ; 35 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
730 ; J7 ; 27 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
731 ; J8 ; 48 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
732 ; J9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
733 ; J10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
734 ; J11 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
735 ; J12 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
736 ; J13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
737 ; J14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
738 ; J15 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
739 ; J16 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
740 ; J17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
741 ; J18 ; 521 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
742 ; J19 ; 494 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
743 ; J20 ; 493 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
744 ; J21 ; 504 ; 5 ; d_h_enable ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
745 ; J22 ; 503 ; 5 ; d_line_counter[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
746 ; J23 ; 512 ; 5 ; d_vsync_counter[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
747 ; J24 ; 511 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
748 ; J25 ; 508 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
749 ; J26 ; 507 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
750 ; K1 ; 46 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
751 ; K2 ; 45 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
752 ; K3 ; 38 ; 2 ; d_state_clk ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
753 ; K4 ; 37 ; 2 ; d_line_counter[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
754 ; K5 ; 50 ; 2 ; d_column_counter[9] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
755 ; K6 ; 49 ; 2 ; d_line_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
756 ; K7 ; 52 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
757 ; K8 ; 51 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
758 ; K9 ; 47 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
759 ; K10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
760 ; K11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
761 ; K12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
762 ; K13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
763 ; K14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
764 ; K15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
765 ; K16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
766 ; K17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
767 ; K18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
768 ; K19 ; 486 ; 5 ; d_column_counter[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
769 ; K20 ; 485 ; 5 ; d_b ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
770 ; K21 ; 490 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
771 ; K22 ; 489 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
772 ; K23 ; 492 ; 5 ; d_column_counter[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
773 ; K24 ; 491 ; 5 ; d_g ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
774 ; K25 ; 496 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
775 ; K26 ; 495 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
776 ; L1 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
777 ; L2 ; 54 ; 2 ; d_column_counter[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
778 ; L3 ; 53 ; 2 ; d_r ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
779 ; L4 ; 56 ; 2 ; d_column_counter[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
780 ; L5 ; 55 ; 2 ; d_vsync ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
781 ; L6 ; 60 ; 2 ; d_column_counter[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
782 ; L7 ; 59 ; 2 ; d_hsync ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
783 ; L8 ; 61 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
784 ; L9 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
785 ; L10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
786 ; L11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
787 ; L12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
788 ; L13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
789 ; L14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
790 ; L15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
791 ; L16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
792 ; L17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
793 ; L18 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
794 ; L19 ; 480 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
795 ; L20 ; 482 ; 5 ; d_column_counter[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
796 ; L21 ; 481 ; 5 ; d_column_counter[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
797 ; L22 ; 478 ; 5 ; d_column_counter[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
798 ; L23 ; 479 ; 5 ; d_column_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
799 ; L24 ; 488 ; 5 ; d_line_counter[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
800 ; L25 ; 487 ; 5 ; d_line_counter[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
801 ; L26 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
802 ; M1 ; 81 ; 2 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
803 ; M2 ; ; ; VCCG_PLL1 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
804 ; M3 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
805 ; M4 ; 66 ; 2 ; d_vsync_state[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
806 ; M5 ; 67 ; 2 ; d_line_counter[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
807 ; M6 ; 62 ; 2 ; d_line_counter[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
808 ; M7 ; 63 ; 2 ; d_vsync_state[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
809 ; M8 ; 72 ; 2 ; d_line_counter[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
810 ; M9 ; 73 ; 2 ; d_line_counter[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
811 ; M10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
812 ; M11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
813 ; M12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
814 ; M13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
815 ; M14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
816 ; M15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
817 ; M16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
818 ; M17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
819 ; M18 ; 468 ; 5 ; d_vsync_state[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
820 ; M19 ; 469 ; 5 ; d_vsync_state[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
821 ; M20 ; 470 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
822 ; M21 ; 471 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
823 ; M22 ; 474 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
824 ; M23 ; 475 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
825 ; M24 ; 462 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
826 ; M25 ; 463 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
827 ; M26 ; 460 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
828 ; N1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
829 ; N2 ; 78 ; 2 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
830 ; N3 ; 79 ; 2 ; board_clk ; input ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
831 ; N4 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
832 ; N5 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
833 ; N6 ; 70 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
834 ; N7 ; 71 ; 2 ; seven_seg_pin[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
835 ; N8 ; 77 ; 2 ; seven_seg_pin[9] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
836 ; N9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
837 ; N10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
838 ; N11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
839 ; N12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
840 ; N13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
841 ; N14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
842 ; N15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
843 ; N16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
844 ; N17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
845 ; N18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
846 ; N19 ; 453 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
847 ; N20 ; 464 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
848 ; N21 ; 465 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
849 ; N22 ; ; ; GNDG_PLL4 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
850 ; N23 ; ; ; GNDA_PLL4 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
851 ; N24 ; ; ; VCCG_PLL4 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
852 ; N25 ; ; ; VCCA_PLL4 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
853 ; N26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
854 ; P1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
855 ; P2 ; ; ; GNDG_PLL2 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
856 ; P3 ; ; ; GNDA_PLL2 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
857 ; P4 ; ; ; VCCG_PLL2 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
858 ; P5 ; ; ; VCCA_PLL2 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
859 ; P6 ; 88 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
860 ; P7 ; 89 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
861 ; P8 ; 76 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
862 ; P9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
863 ; P10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
864 ; P11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
865 ; P12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
866 ; P13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
867 ; P14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
868 ; P15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
869 ; P16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
870 ; P17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
871 ; P18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
872 ; P19 ; 452 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
873 ; P20 ; 448 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
874 ; P21 ; 449 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
875 ; P22 ; ; ; VCCA_PLL3 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
876 ; P23 ; ; ; VCCG_PLL3 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
877 ; P24 ; 457 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
878 ; P25 ; 458 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
879 ; P26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
880 ; R1 ; 82 ; 1 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
881 ; R2 ; 83 ; 1 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
882 ; R3 ; 84 ; 1 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
883 ; R4 ; 94 ; 1 ; seven_seg_pin[10] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
884 ; R5 ; 95 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
885 ; R6 ; 90 ; 1 ; seven_seg_pin[11] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
886 ; R7 ; 91 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
887 ; R8 ; 92 ; 1 ; seven_seg_pin[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
888 ; R9 ; 93 ; 1 ; seven_seg_pin[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
889 ; R10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
890 ; R11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
891 ; R12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
892 ; R13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
893 ; R14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
894 ; R15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
895 ; R16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
896 ; R17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
897 ; R18 ; 443 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
898 ; R19 ; 436 ; 6 ; seven_seg_pin[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
899 ; R20 ; 450 ; 6 ; seven_seg_pin[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
900 ; R21 ; 451 ; 6 ; seven_seg_pin[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
901 ; R22 ; 446 ; 6 ; seven_seg_pin[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
902 ; R23 ; 447 ; 6 ; seven_seg_pin[6] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
903 ; R24 ; ; ; GNDA_PLL3 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
904 ; R25 ; ; ; GNDG_PLL3 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
905 ; R26 ; 459 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
906 ; T1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
907 ; T2 ; 100 ; 1 ; seven_seg_pin[13] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
908 ; T3 ; 99 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
909 ; T4 ; 108 ; 1 ; r1_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
910 ; T5 ; 107 ; 1 ; g1_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
911 ; T6 ; 106 ; 1 ; b1_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
912 ; T7 ; 105 ; 1 ; r2_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
913 ; T8 ; 98 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
914 ; T9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
915 ; T10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
916 ; T11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
917 ; T12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
918 ; T13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
919 ; T14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
920 ; T15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
921 ; T16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
922 ; T17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
923 ; T18 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
924 ; T19 ; 435 ; 6 ; d_toggle_counter[24] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
925 ; T20 ; 432 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
926 ; T21 ; 431 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
927 ; T22 ; 442 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
928 ; T23 ; 441 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
929 ; T24 ; 434 ; 6 ; g2_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
930 ; T25 ; 433 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
931 ; T26 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
932 ; U1 ; 112 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
933 ; U2 ; 111 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
934 ; U3 ; 116 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
935 ; U4 ; 115 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
936 ; U5 ; 110 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
937 ; U6 ; 109 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
938 ; U7 ; 114 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
939 ; U8 ; 113 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
940 ; U9 ; 117 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
941 ; U10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
942 ; U11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
943 ; U12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
944 ; U13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
945 ; U14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
946 ; U15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
947 ; U16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
948 ; U17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
949 ; U18 ; 428 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
950 ; U19 ; 427 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
951 ; U20 ; 424 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
952 ; U21 ; 430 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
953 ; U22 ; 429 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
954 ; U23 ; 418 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
955 ; U24 ; 417 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
956 ; U25 ; 426 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
957 ; U26 ; 425 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
958 ; V1 ; 132 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
959 ; V2 ; 133 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
960 ; V3 ; 136 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
961 ; V4 ; 137 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
962 ; V5 ; 124 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
963 ; V6 ; 123 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
964 ; V7 ; 127 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
965 ; V8 ; 118 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
966 ; V9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
967 ; V10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
968 ; V11 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
969 ; V12 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
970 ; V13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
971 ; V14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
972 ; V15 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
973 ; V16 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
974 ; V17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
975 ; V18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
976 ; V19 ; 423 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
977 ; V20 ; 414 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
978 ; V21 ; 406 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
979 ; V22 ; 407 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
980 ; V23 ; 404 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
981 ; V24 ; 405 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
982 ; V25 ; 408 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
983 ; V26 ; 409 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
984 ; W1 ; 140 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
985 ; W2 ; 141 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
986 ; W3 ; 148 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
987 ; W4 ; 149 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
988 ; W5 ; 134 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
989 ; W6 ; 135 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
990 ; W7 ; 138 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
991 ; W8 ; 139 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
992 ; W9 ; 212 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
993 ; W10 ; 228 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
994 ; W11 ; 255 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
995 ; W12 ; 260 ; 8 ; PLL_ENA ; ; ; ; -- ; -- ; ; -- ; -- ;
996 ; W13 ; 263 ; 8 ; ^MSEL2 ; ; ; ; -- ; -- ; ; -- ; -- ;
997 ; W14 ; 279 ; 7 ; ^nCEO ; ; ; ; -- ; -- ; ; -- ; -- ;
998 ; W15 ; 282 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
999 ; W16 ; 285 ; 7 ; ^PORSEL ; ; ; ; -- ; -- ; ; -- ; -- ;
1000 ; W17 ; 311 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1001 ; W18 ; 321 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1002 ; W19 ; 402 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1003 ; W20 ; 403 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1004 ; W21 ; 394 ; 6 ; d_toggle_counter[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
1005 ; W22 ; 395 ; 6 ; d_toggle_counter[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
1006 ; W23 ; 392 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1007 ; W24 ; 393 ; 6 ; d_toggle_counter[10] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
1008 ; W25 ; 400 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1009 ; W26 ; 401 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1010 ; Y1 ; 153 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1011 ; Y2 ; 152 ; 1 ; d_hsync_state[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
1012 ; Y3 ; 146 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1013 ; Y4 ; 147 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1014 ; Y5 ; 151 ; 1 ; d_hsync_state[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
1015 ; Y6 ; 150 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1016 ; Y7 ; 156 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1017 ; Y8 ; 210 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1018 ; Y9 ; 209 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1019 ; Y10 ; 226 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1020 ; Y11 ; 244 ; 8 ; seven_seg_pin[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; Y ; no ; Off ;
1021 ; Y12 ; 261 ; 8 ; ^MSEL0 ; ; ; ; -- ; -- ; ; -- ; -- ;
1022 ; Y13 ; 262 ; 8 ; ^MSEL1 ; ; ; ; -- ; -- ; ; -- ; -- ;
1023 ; Y14 ; 278 ; 7 ; ^nCE ; ; ; ; -- ; -- ; ; -- ; -- ;
1024 ; Y15 ; 284 ; 7 ; ^VCCSEL ; ; ; ; -- ; -- ; ; -- ; -- ;
1025 ; Y16 ; 297 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1026 ; Y17 ; 314 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1027 ; Y18 ; 317 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1028 ; Y19 ; 325 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1029 ; Y20 ; 333 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1030 ; Y21 ; 385 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1031 ; Y22 ; 387 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1032 ; Y23 ; 391 ; 6 ; d_set_column_counter ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; Y ; no ; Off ;
1033 ; Y24 ; 390 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1034 ; Y25 ; 389 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1035 ; Y26 ; 388 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1036 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
1037 Note: Pin directions (input, output or bidir) are based on device operating in user mode.
1040 +------------------------------------------------------------------------+
1042 +-------------------------------+----------------------------------------+
1043 ; Name ; vpll:inst1|altpll:altpll_component|pll ;
1044 +-------------------------------+----------------------------------------+
1045 ; SDC pin name ; inst1|altpll_component|pll ;
1047 ; Scan chain ; None ;
1048 ; PLL mode ; Normal ;
1049 ; Feedback source ; -- ;
1050 ; Compensate clock ; clock0 ;
1051 ; Compensated input/output pins ; -- ;
1052 ; Switchover on loss of clock ; -- ;
1053 ; Switchover counter ; -- ;
1054 ; Primary clock ; -- ;
1055 ; Input frequency 0 ; 33.33 MHz ;
1056 ; Input frequency 1 ; -- ;
1057 ; Nominal PFD frequency ; 16.7 MHz ;
1058 ; Nominal VCO frequency ; 516.5 MHz ;
1059 ; Freq min lock ; 20.0 MHz ;
1060 ; Freq max lock ; 64.52 MHz ;
1061 ; Clock Offset ; -707 ps ;
1066 ; M counter delay ; -- ;
1067 ; N counter delay ; -- ;
1072 ; Spread frequency ; -- ;
1073 ; Charge pump current ; 20 uA ;
1074 ; Loop filter resistance ; 1.021000 KOhm ;
1075 ; Loop filter capacitance ; 10 pF ;
1076 ; Freq zero ; 0.240 MHz ;
1077 ; Bandwidth ; 200 KHz ;
1078 ; Freq pole ; 15.844 MHz ;
1079 ; enable0 counter ; -- ;
1080 ; enable1 counter ; -- ;
1081 ; Real time reconfigurable ; -- ;
1082 ; Scan chain MIF file ; -- ;
1083 ; Preserve PLL counter order ; Off ;
1084 ; PLL location ; PLL_1 ;
1085 ; Inclk0 signal ; board_clk ;
1086 ; Inclk1 signal ; -- ;
1087 ; Inclk0 signal type ; Dedicated Pin ;
1088 ; Inclk1 signal type ; -- ;
1089 +-------------------------------+----------------------------------------+
1092 +--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1094 +------------------------------------------+--------------+------+-----+------------------+--------------+-------+------------+---------+---------------+---------------+------------+---------+---------+-----------------------------------+
1095 ; Name ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name ;
1096 +------------------------------------------+--------------+------+-----+------------------+--------------+-------+------------+---------+---------------+---------------+------------+---------+---------+-----------------------------------+
1097 ; vpll:inst1|altpll:altpll_component|_clk0 ; clock0 ; 31 ; 38 ; 27.19 MHz ; -7 (-725 ps) ; 0 ps ; 50/50 ; G0 ; -- ; 19 ; 10/9 Odd ; 1 ; 0 ; inst1|altpll_component|pll|clk[0] ;
1098 +------------------------------------------+--------------+------+-----+------------------+--------------+-------+------------+---------+---------------+---------------+------------+---------+---------+-----------------------------------+
1101 +-------------------------------------------------------------------------------+
1102 ; Output Pin Default Load For Reported TCO ;
1103 +----------------------------------+-------+------------------------------------+
1104 ; I/O Standard ; Load ; Termination Resistance ;
1105 +----------------------------------+-------+------------------------------------+
1106 ; 3.3-V LVTTL ; 10 pF ; Not Available ;
1107 ; 3.3-V LVCMOS ; 10 pF ; Not Available ;
1108 ; 2.5 V ; 10 pF ; Not Available ;
1109 ; 1.8 V ; 10 pF ; Not Available ;
1110 ; 1.5 V ; 10 pF ; Not Available ;
1111 ; GTL ; 30 pF ; 25 Ohm (Parallel) ;
1112 ; GTL+ ; 30 pF ; 25 Ohm (Parallel) ;
1113 ; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
1114 ; 3.3-V PCI-X ; 8 pF ; 25 Ohm (Parallel) ;
1115 ; Compact PCI ; 10 pF ; 25 Ohm (Parallel) ;
1116 ; AGP 1X ; 10 pF ; Not Available ;
1117 ; AGP 2X ; 10 pF ; Not Available ;
1118 ; CTT ; 30 pF ; 50 Ohm (Parallel) ;
1119 ; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1120 ; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1121 ; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1122 ; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1123 ; SSTL-18 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1124 ; SSTL-18 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1125 ; 1.5-V HSTL Class I ; 20 pF ; 50 Ohm (Parallel) ;
1126 ; 1.5-V HSTL Class II ; 20 pF ; 25 Ohm (Parallel) ;
1127 ; 1.8-V HSTL Class I ; 20 pF ; 50 Ohm (Parallel) ;
1128 ; 1.8-V HSTL Class II ; 20 pF ; 25 Ohm (Parallel) ;
1129 ; LVDS ; 4 pF ; 100 Ohm (Differential) ;
1130 ; Differential LVPECL ; 4 pF ; 100 Ohm (Differential) ;
1131 ; 3.3-V PCML ; 4 pF ; 50 Ohm (Parallel) ;
1132 ; HyperTransport ; 4 pF ; 100 Ohm (Differential) ;
1133 ; Differential 1.5-V HSTL Class I ; 20 pF ; (See 1.5-V HSTL Class I) ;
1134 ; Differential 1.8-V HSTL Class I ; 20 pF ; (See 1.8-V HSTL Class I) ;
1135 ; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II) ;
1136 ; Differential SSTL-2 ; 30 pF ; (See SSTL-2) ;
1137 +----------------------------------+-------+------------------------------------+
1138 Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
1141 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1142 ; Fitter Resource Utilization by Entity ;
1143 +--------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------+--------------+
1144 ; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
1145 +--------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------+--------------+
1146 ; |vga_pll ; 173 (1) ; 83 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 117 ; 0 ; 90 (1) ; 0 (0) ; 83 (0) ; 61 (0) ; 3 (0) ; |vga_pll ; work ;
1147 ; |vga:inst| ; 172 (2) ; 83 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 116 ; 0 ; 89 (0) ; 0 (0) ; 83 (2) ; 61 (0) ; 3 (0) ; |vga_pll|vga:inst ; work ;
1148 ; |vga_control:vga_control_unit| ; 43 (43) ; 24 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 19 (19) ; 0 (0) ; 24 (24) ; 21 (21) ; 0 (0) ; |vga_pll|vga:inst|vga_control:vga_control_unit ; work ;
1149 ; |vga_driver:vga_driver_unit| ; 127 (127) ; 57 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 70 (70) ; 0 (0) ; 57 (57) ; 40 (40) ; 3 (3) ; |vga_pll|vga:inst|vga_driver:vga_driver_unit ; work ;
1150 ; |vpll:inst1| ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |vga_pll|vpll:inst1 ; work ;
1151 ; |altpll:altpll_component| ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |vga_pll|vpll:inst1|altpll:altpll_component ; work ;
1152 +--------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------+--------------+
1153 Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
1156 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1157 ; Delay Chain Summary ;
1158 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1159 ; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
1160 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1161 ; board_clk ; Input ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ;
1162 ; d_hsync ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1163 ; d_vsync ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1164 ; d_set_column_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1165 ; d_set_line_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1166 ; d_set_hsync_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1167 ; d_set_vsync_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1168 ; d_r ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1169 ; d_g ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1170 ; d_b ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1171 ; d_h_enable ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1172 ; d_v_enable ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1173 ; d_state_clk ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1174 ; d_toggle ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1175 ; r0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1176 ; r1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1177 ; r2_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1178 ; g0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1179 ; g1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1180 ; g2_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1181 ; b0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1182 ; b1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1183 ; hsync_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1184 ; vsync_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1185 ; d_column_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1186 ; d_column_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1187 ; d_column_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1188 ; d_column_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1189 ; d_column_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1190 ; d_column_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1191 ; d_column_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1192 ; d_column_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1193 ; d_column_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1194 ; d_column_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1195 ; d_hsync_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1196 ; d_hsync_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1197 ; d_hsync_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1198 ; d_hsync_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1199 ; d_hsync_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1200 ; d_hsync_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1201 ; d_hsync_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1202 ; d_hsync_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1203 ; d_hsync_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1204 ; d_hsync_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1205 ; d_hsync_state[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1206 ; d_hsync_state[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1207 ; d_hsync_state[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1208 ; d_hsync_state[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1209 ; d_hsync_state[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1210 ; d_hsync_state[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1211 ; d_hsync_state[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1212 ; d_line_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1213 ; d_line_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1214 ; d_line_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1215 ; d_line_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1216 ; d_line_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1217 ; d_line_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1218 ; d_line_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1219 ; d_line_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1220 ; d_line_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1221 ; d_toggle_counter[24] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1222 ; d_toggle_counter[23] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1223 ; d_toggle_counter[22] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1224 ; d_toggle_counter[21] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1225 ; d_toggle_counter[20] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1226 ; d_toggle_counter[19] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1227 ; d_toggle_counter[18] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1228 ; d_toggle_counter[17] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1229 ; d_toggle_counter[16] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1230 ; d_toggle_counter[15] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1231 ; d_toggle_counter[14] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1232 ; d_toggle_counter[13] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1233 ; d_toggle_counter[12] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1234 ; d_toggle_counter[11] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1235 ; d_toggle_counter[10] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1236 ; d_toggle_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1237 ; d_toggle_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1238 ; d_toggle_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1239 ; d_toggle_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1240 ; d_toggle_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1241 ; d_toggle_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1242 ; d_toggle_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1243 ; d_toggle_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1244 ; d_toggle_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1245 ; d_toggle_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1246 ; d_vsync_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1247 ; d_vsync_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1248 ; d_vsync_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1249 ; d_vsync_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1250 ; d_vsync_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1251 ; d_vsync_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1252 ; d_vsync_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1253 ; d_vsync_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1254 ; d_vsync_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1255 ; d_vsync_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1256 ; d_vsync_state[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1257 ; d_vsync_state[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1258 ; d_vsync_state[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1259 ; d_vsync_state[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1260 ; d_vsync_state[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1261 ; d_vsync_state[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1262 ; d_vsync_state[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1263 ; seven_seg_pin[13] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1264 ; seven_seg_pin[12] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1265 ; seven_seg_pin[11] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1266 ; seven_seg_pin[10] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1267 ; seven_seg_pin[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1268 ; seven_seg_pin[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1269 ; seven_seg_pin[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1270 ; seven_seg_pin[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1271 ; seven_seg_pin[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1272 ; seven_seg_pin[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1273 ; seven_seg_pin[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1274 ; seven_seg_pin[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1275 ; seven_seg_pin[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1276 ; seven_seg_pin[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1277 ; reset ; Input ; ON ; ON ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ;
1278 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1281 +--------------------------------------------------------------------------------------------------------------+
1282 ; Pad To Core Delay Chain Fanout ;
1283 +--------------------------------------------------------------------------------+-------------------+---------+
1284 ; Source Pin / Fanout ; Pad To Core Index ; Setting ;
1285 +--------------------------------------------------------------------------------+-------------------+---------+
1287 ; vga:inst|reset_pin_in ; ; ;
1288 ; - vga:inst|vga_driver:vga_driver_unit|vsync_state_6_ ; 0 ; ON ;
1289 ; - vga:inst|vga_driver:vga_driver_unit|h_sync_Z ; 0 ; ON ;
1290 ; - vga:inst|vga_driver:vga_driver_unit|v_sync_Z ; 0 ; ON ;
1291 ; - vga:inst|dly_counter_0_ ; 0 ; ON ;
1292 ; - vga:inst|dly_counter_1_ ; 0 ; ON ;
1293 ; - vga:inst|vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1_cZ ; 0 ; ON ;
1294 ; - vga:inst|vga_driver:vga_driver_unit|hsync_counter_next_1_sqmuxa_cZ ; 0 ; ON ;
1295 ; - vga:inst|vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1_cZ ; 0 ; ON ;
1296 ; - vga:inst|vga_driver:vga_driver_unit|vsync_counter_next_1_sqmuxa_cZ ; 0 ; ON ;
1297 +--------------------------------------------------------------------------------+-------------------+---------+
1300 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1302 +----------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1303 ; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
1304 +----------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1305 ; board_clk ; PIN_N3 ; 1 ; Clock ; no ; -- ; -- ;
1306 ; vga:inst|vga_control:vga_control_unit|toggle_sig_0_0_0_g1 ; LC_X72_Y5_N9 ; 22 ; Sync. clear ; no ; -- ; -- ;
1307 ; vga:inst|vga_driver:vga_driver_unit|G_16_i ; LC_X30_Y38_N6 ; 10 ; Sync. clear ; no ; -- ; -- ;
1308 ; vga:inst|vga_driver:vga_driver_unit|G_2_i ; LC_X52_Y41_N3 ; 10 ; Sync. clear ; no ; -- ; -- ;
1309 ; vga:inst|vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1 ; LC_X30_Y38_N2 ; 10 ; Sync. clear ; no ; -- ; -- ;
1310 ; vga:inst|vga_driver:vga_driver_unit|h_enable_sig_1_0_0_0_g0_i_o4 ; LC_X30_Y39_N9 ; 1 ; Clock enable ; no ; -- ; -- ;
1311 ; vga:inst|vga_driver:vga_driver_unit|hsync_state_3_0_0_0__g0_0 ; LC_X52_Y41_N9 ; 6 ; Clock enable ; no ; -- ; -- ;
1312 ; vga:inst|vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1 ; LC_X30_Y39_N8 ; 9 ; Sync. clear ; no ; -- ; -- ;
1313 ; vga:inst|vga_driver:vga_driver_unit|un6_dly_counter_0_x ; LC_X30_Y38_N3 ; 53 ; Async. clear, Sync. clear ; yes ; Global Clock ; GCLK12 ;
1314 ; vga:inst|vga_driver:vga_driver_unit|un9_hsync_counterlt9 ; LC_X52_Y41_N2 ; 11 ; Sync. load ; no ; -- ; -- ;
1315 ; vga:inst|vga_driver:vga_driver_unit|un9_vsync_counterlt9 ; LC_X30_Y38_N8 ; 11 ; Sync. load ; no ; -- ; -- ;
1316 ; vga:inst|vga_driver:vga_driver_unit|v_enable_sig_1_0_0_0_g0_i_o4 ; LC_X42_Y42_N7 ; 1 ; Clock enable ; no ; -- ; -- ;
1317 ; vga:inst|vga_driver:vga_driver_unit|vsync_state_next_2_sqmuxa ; LC_X28_Y39_N6 ; 5 ; Clock enable ; no ; -- ; -- ;
1318 ; vpll:inst1|altpll:altpll_component|_clk0 ; PLL_1 ; 84 ; Clock ; yes ; Global Clock ; GCLK1 ;
1319 +----------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1322 +-----------------------------------------------------------------------------------------------------------------------------+
1323 ; Global & Other Fast Signals ;
1324 +---------------------------------------------------------+---------------+---------+----------------------+------------------+
1325 ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
1326 +---------------------------------------------------------+---------------+---------+----------------------+------------------+
1327 ; vga:inst|vga_driver:vga_driver_unit|un6_dly_counter_0_x ; LC_X30_Y38_N3 ; 53 ; Global Clock ; GCLK12 ;
1328 ; vpll:inst1|altpll:altpll_component|_clk0 ; PLL_1 ; 84 ; Global Clock ; GCLK1 ;
1329 +---------------------------------------------------------+---------------+---------+----------------------+------------------+
1332 +--------------------------------------------------------------------------------+
1333 ; Non-Global High Fan-Out Signals ;
1334 +----------------------------------------------------------------------+---------+
1336 +----------------------------------------------------------------------+---------+
1337 ; vga:inst|vga_control:vga_control_unit|toggle_sig_0_0_0_g1 ; 22 ;
1338 ; ~STRATIX_FITTER_CREATED_GND~I ; 14 ;
1339 ; vga:inst|vga_driver:vga_driver_unit|un9_vsync_counterlt9 ; 11 ;
1340 ; vga:inst|vga_driver:vga_driver_unit|un9_hsync_counterlt9 ; 11 ;
1341 ; vga:inst|vga_driver:vga_driver_unit|G_16_i ; 10 ;
1342 ; vga:inst|vga_driver:vga_driver_unit|vsync_counter_next_1_sqmuxa ; 10 ;
1343 ; vga:inst|vga_driver:vga_driver_unit|G_2_i ; 10 ;
1344 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_next_1_sqmuxa ; 10 ;
1345 ; vga:inst|vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1 ; 10 ;
1346 ; vga:inst|vga_driver:vga_driver_unit|un10_column_counter_siglto9 ; 10 ;
1348 ; vga:inst|vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1 ; 9 ;
1349 ; vga:inst|vga_driver:vga_driver_unit|un10_line_counter_siglto8 ; 9 ;
1350 ; vga:inst|dly_counter[1] ; 9 ;
1351 ; vga:inst|dly_counter[0] ; 9 ;
1352 ; vga:inst|vga_driver:vga_driver_unit|vsync_counter_0 ; 9 ;
1353 ; vga:inst|vga_driver:vga_driver_unit|vsync_counter_9 ; 9 ;
1354 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_4 ; 7 ;
1355 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_6 ; 7 ;
1356 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_7 ; 7 ;
1357 ; vga:inst|vga_driver:vga_driver_unit|hsync_state_3_0_0_0__g0_0 ; 6 ;
1358 ; vga:inst|vga_driver:vga_driver_unit|line_counter_sig_2 ; 6 ;
1359 ; vga:inst|vga_driver:vga_driver_unit|line_counter_sig_3 ; 6 ;
1360 ; vga:inst|vga_driver:vga_driver_unit|line_counter_sig_4 ; 6 ;
1361 ; vga:inst|vga_driver:vga_driver_unit|line_counter_sig_5 ; 6 ;
1362 ; vga:inst|vga_driver:vga_driver_unit|line_counter_sig_6 ; 6 ;
1363 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_0 ; 6 ;
1364 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_1 ; 6 ;
1365 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_2 ; 6 ;
1366 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_3 ; 6 ;
1367 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_5 ; 6 ;
1368 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_8 ; 6 ;
1369 ; vga:inst|vga_driver:vga_driver_unit|hsync_counter_9 ; 6 ;
1370 ; vga:inst|vga_driver:vga_driver_unit|column_counter_sig_0 ; 6 ;
1371 ; vga:inst|vga_driver:vga_driver_unit|column_counter_sig_2 ; 6 ;
1372 ; vga:inst|vga_driver:vga_driver_unit|column_counter_sig_3 ; 6 ;
1373 ; vga:inst|vga_driver:vga_driver_unit|column_counter_sig_4 ; 6 ;
1374 ; vga:inst|vga_driver:vga_driver_unit|column_counter_sig_5 ; 6 ;
1375 ; vga:inst|vga_driver:vga_driver_unit|column_counter_sig_6 ; 6 ;
1376 ; vga:inst|vga_driver:vga_driver_unit|column_counter_sig_7 ; 6 ;
1377 ; vga:inst|vga_driver:vga_driver_unit|vsync_state_1 ; 6 ;
1378 ; vga:inst|vga_driver:vga_driver_unit|hsync_state_1 ; 6 ;
1379 ; vga:inst|vga_driver:vga_driver_unit|vsync_state_next_2_sqmuxa ; 5 ;
1380 ; vga:inst|vga_driver:vga_driver_unit|vsync_state_4 ; 5 ;
1381 ; vga:inst|vga_driver:vga_driver_unit|vsync_state_0 ; 5 ;
1382 ; vga:inst|vga_driver:vga_driver_unit|vsync_counter_1 ; 5 ;
1383 ; vga:inst|vga_driver:vga_driver_unit|vsync_counter_2 ; 5 ;
1384 ; vga:inst|vga_driver:vga_driver_unit|vsync_counter_3 ; 5 ;
1385 ; vga:inst|vga_driver:vga_driver_unit|vsync_counter_cout[4] ; 5 ;
1386 ; vga:inst|vga_driver:vga_driver_unit|vsync_counter_4 ; 5 ;
1387 +----------------------------------------------------------------------+---------+
1390 +-------------------------------------------------------+
1391 ; Interconnect Usage Summary ;
1392 +-----------------------------+-------------------------+
1393 ; Interconnect Resource Type ; Usage ;
1394 +-----------------------------+-------------------------+
1395 ; C16 interconnects ; 78 / 4,620 ( 2 % ) ;
1396 ; C4 interconnects ; 125 / 69,840 ( < 1 % ) ;
1397 ; C8 interconnects ; 45 / 15,568 ( < 1 % ) ;
1398 ; DIFFIOCLKs ; 0 / 16 ( 0 % ) ;
1399 ; DQS bus muxes ; 0 / 102 ( 0 % ) ;
1400 ; DQS-16 I/O buses ; 0 / 8 ( 0 % ) ;
1401 ; DQS-32 I/O buses ; 0 / 4 ( 0 % ) ;
1402 ; DQS-8 I/O buses ; 0 / 20 ( 0 % ) ;
1403 ; Direct links ; 47 / 104,060 ( < 1 % ) ;
1404 ; Fast regional clocks ; 0 / 8 ( 0 % ) ;
1405 ; Global clocks ; 2 / 16 ( 13 % ) ;
1406 ; I/O buses ; 25 / 320 ( 8 % ) ;
1407 ; LUT chains ; 6 / 23,094 ( < 1 % ) ;
1408 ; Local routing interconnects ; 122 / 25,660 ( < 1 % ) ;
1409 ; R24 interconnects ; 106 / 4,692 ( 2 % ) ;
1410 ; R4 interconnects ; 189 / 141,520 ( < 1 % ) ;
1411 ; R8 interconnects ; 78 / 22,956 ( < 1 % ) ;
1412 ; Regional clocks ; 0 / 16 ( 0 % ) ;
1413 +-----------------------------+-------------------------+
1416 +---------------------------------------------------------------------------+
1417 ; LAB Logic Elements ;
1418 +--------------------------------------------+------------------------------+
1419 ; Number of Logic Elements (Average = 7.86) ; Number of LABs (Total = 22) ;
1420 +--------------------------------------------+------------------------------+
1431 +--------------------------------------------+------------------------------+
1434 +-------------------------------------------------------------------+
1435 ; LAB-wide Signals ;
1436 +------------------------------------+------------------------------+
1437 ; LAB-wide Signals (Average = 1.82) ; Number of LABs (Total = 22) ;
1438 +------------------------------------+------------------------------+
1439 ; 1 Async. clear ; 4 ;
1441 ; 1 Clock enable ; 5 ;
1442 ; 1 Sync. clear ; 10 ;
1443 ; 1 Sync. load ; 2 ;
1444 +------------------------------------+------------------------------+
1447 +----------------------------------------------------------------------------+
1448 ; LAB Signals Sourced ;
1449 +---------------------------------------------+------------------------------+
1450 ; Number of Signals Sourced (Average = 7.91) ; Number of LABs (Total = 22) ;
1451 +---------------------------------------------+------------------------------+
1464 +---------------------------------------------+------------------------------+
1467 +--------------------------------------------------------------------------------+
1468 ; LAB Signals Sourced Out ;
1469 +-------------------------------------------------+------------------------------+
1470 ; Number of Signals Sourced Out (Average = 6.00) ; Number of LABs (Total = 22) ;
1471 +-------------------------------------------------+------------------------------+
1483 +-------------------------------------------------+------------------------------+
1486 +-----------------------------------------------------------------------------+
1487 ; LAB Distinct Inputs ;
1488 +----------------------------------------------+------------------------------+
1489 ; Number of Distinct Inputs (Average = 10.77) ; Number of LABs (Total = 22) ;
1490 +----------------------------------------------+------------------------------+
1515 +----------------------------------------------+------------------------------+
1518 +-------------------------------------------------------------------------+
1519 ; Fitter Device Options ;
1520 +----------------------------------------------+--------------------------+
1521 ; Option ; Setting ;
1522 +----------------------------------------------+--------------------------+
1523 ; Enable user-supplied start-up clock (CLKUSR) ; Off ;
1524 ; Enable device-wide reset (DEV_CLRn) ; Off ;
1525 ; Enable device-wide output enable (DEV_OE) ; Off ;
1526 ; Enable INIT_DONE output ; Off ;
1527 ; Configuration scheme ; Passive Serial ;
1528 ; Error detection CRC ; Off ;
1529 ; nWS, nRS, nCS, CS ; Unreserved ;
1530 ; RDYnBUSY ; Unreserved ;
1531 ; Data[7..1] ; Unreserved ;
1532 ; Data[0] ; As input tri-stated ;
1533 ; Reserve all unused pins ; As output driving ground ;
1534 ; Base pin-out file on sameframe device ; Off ;
1535 +----------------------------------------------+--------------------------+
1538 +------------------------------------------------------------+
1539 ; Estimated Delay Added for Hold Timing ;
1540 +-----------------+----------------------+-------------------+
1541 ; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
1542 +-----------------+----------------------+-------------------+
1548 Info: *******************************************************************
1549 Info: Running Quartus II Fitter
1550 Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
1551 Info: Processing started: Wed Oct 28 14:54:43 2009
1552 Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off vga_pll -c vga_pll
1553 Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
1554 Info: Selected device EP1S25F672C6 for design "vga_pll"
1555 Warning: Output port clk0 of PLL "vpll:inst1|altpll:altpll_component|pll" feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
1556 Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
1557 Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
1558 Info: Device EP1S10F672C6 is compatible
1559 Info: Device EP1S20F672C6 is compatible
1560 Info: Device EP1S25F672C6_HARDCOPY_FPGA_PROTOTYPE is compatible
1561 Info: Fitter converted 1 user pins into dedicated programming pins
1562 Info: Pin ~DATA0~ is reserved at location F16
1563 Warning: No exact pin location assignment(s) for 26 pins of 117 total pins
1564 Info: Pin d_hsync_counter[6] not assigned to an exact location on the device
1565 Info: Pin d_hsync_counter[5] not assigned to an exact location on the device
1566 Info: Pin d_hsync_counter[4] not assigned to an exact location on the device
1567 Info: Pin d_hsync_counter[3] not assigned to an exact location on the device
1568 Info: Pin d_hsync_counter[2] not assigned to an exact location on the device
1569 Info: Pin d_hsync_counter[1] not assigned to an exact location on the device
1570 Info: Pin d_toggle_counter[14] not assigned to an exact location on the device
1571 Info: Pin d_toggle_counter[13] not assigned to an exact location on the device
1572 Info: Pin d_toggle_counter[12] not assigned to an exact location on the device
1573 Info: Pin d_toggle_counter[11] not assigned to an exact location on the device
1574 Info: Pin d_toggle_counter[10] not assigned to an exact location on the device
1575 Info: Pin d_toggle_counter[9] not assigned to an exact location on the device
1576 Info: Pin d_toggle_counter[8] not assigned to an exact location on the device
1577 Info: Pin d_toggle_counter[7] not assigned to an exact location on the device
1578 Info: Pin d_toggle_counter[6] not assigned to an exact location on the device
1579 Info: Pin d_toggle_counter[5] not assigned to an exact location on the device
1580 Info: Pin d_toggle_counter[4] not assigned to an exact location on the device
1581 Info: Pin d_toggle_counter[3] not assigned to an exact location on the device
1582 Info: Pin d_toggle_counter[2] not assigned to an exact location on the device
1583 Info: Pin d_toggle_counter[1] not assigned to an exact location on the device
1584 Info: Pin d_vsync_counter[6] not assigned to an exact location on the device
1585 Info: Pin d_vsync_counter[5] not assigned to an exact location on the device
1586 Info: Pin d_vsync_counter[4] not assigned to an exact location on the device
1587 Info: Pin d_vsync_counter[3] not assigned to an exact location on the device
1588 Info: Pin d_vsync_counter[2] not assigned to an exact location on the device
1589 Info: Pin d_vsync_counter[1] not assigned to an exact location on the device
1590 Info: Fitter is using the Classic Timing Analyzer
1591 Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
1592 Info: Completed User Assigned Global Signals Promotion Operation
1593 Info: Implementing parameter values for PLL "vpll:inst1|altpll:altpll_component|pll"
1594 Info: Implementing clock multiplication of 31, clock division of 38, and phase shift of 0 degrees (-18 ps) for vpll:inst1|altpll:altpll_component|_clk0 port
1595 Info: Promoted PLL clock signals
1596 Info: Promoted signal "vpll:inst1|altpll:altpll_component|_clk0" to use global clock
1597 Info: Completed PLL Placement Operation
1598 Info: Automatically promoted some destinations of signal "vga:inst|vga_driver:vga_driver_unit|un6_dly_counter_0_x" to use Global clock
1599 Info: Destination "vga:inst|vga_driver:vga_driver_unit|hsync_state_6_" may be non-global or may not use global clock
1600 Info: Destination "vga:inst|vga_driver:vga_driver_unit|vsync_state_0_" may be non-global or may not use global clock
1601 Info: Destination "vga:inst|vga_driver:vga_driver_unit|vsync_state_1_" may be non-global or may not use global clock
1602 Info: Destination "vga:inst|vga_driver:vga_driver_unit|v_enable_sig_Z" may be non-global or may not use global clock
1603 Info: Destination "vga:inst|vga_driver:vga_driver_unit|h_enable_sig_Z" may be non-global or may not use global clock
1604 Info: Destination "vga:inst|vga_driver:vga_driver_unit|vsync_state_5_" may be non-global or may not use global clock
1605 Info: Destination "vga:inst|vga_driver:vga_driver_unit|vsync_state_4_" may be non-global or may not use global clock
1606 Info: Destination "vga:inst|vga_driver:vga_driver_unit|vsync_state_3_" may be non-global or may not use global clock
1607 Info: Destination "vga:inst|vga_driver:vga_driver_unit|vsync_state_2_" may be non-global or may not use global clock
1608 Info: Destination "vga:inst|vga_driver:vga_driver_unit|hsync_state_5_" may be non-global or may not use global clock
1609 Info: Limited to 10 non-global destinations
1610 Info: Completed Auto Global Promotion Operation
1611 Info: Starting register packing
1612 Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
1613 Info: Finished register packing
1614 Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
1615 Info: Number of I/O pins in group: 26 (unused VREF, 3.3V VCCIO, 0 input, 26 output, 0 bidirectional)
1616 Info: I/O standards used: 3.3-V LVTTL.
1617 Info: I/O bank details before I/O pin placement
1618 Info: Statistics of I/O banks
1619 Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used -- 50 pins available
1620 Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used -- 28 pins available
1621 Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used -- 48 pins available
1622 Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used -- 48 pins available
1623 Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 26 total pin(s) used -- 33 pins available
1624 Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used -- 53 pins available
1625 Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 57 pins available
1626 Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used -- 52 pins available
1627 Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 6 pins available
1628 Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 6 pins available
1629 Info: Fitter preparation operations ending: elapsed time is 00:00:02
1630 Info: Fitter placement preparation operations beginning
1631 Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
1632 Info: Fitter placement operations beginning
1633 Info: Fitter placement was successful
1634 Info: Fitter placement operations ending: elapsed time is 00:00:03
1635 Info: Slack time is 29.678 ns between source register "vga:inst|vga_driver:vga_driver_unit|line_counter_sig_3" and destination register "vga:inst|vga_control:vga_control_unit|r"
1636 Info: + Largest register to register requirement is 36.591 ns
1637 Info: Shortest clock path from clock "vpll:inst1|altpll:altpll_component|_clk0" to destination register is 2.138 ns
1638 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 84; CLK Node = 'vpll:inst1|altpll:altpll_component|_clk0'
1639 Info: 2: + IC(1.578 ns) + CELL(0.560 ns) = 2.138 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'vga:inst|vga_control:vga_control_unit|r'
1640 Info: Total cell delay = 0.560 ns ( 26.19 % )
1641 Info: Total interconnect delay = 1.578 ns ( 73.81 % )
1642 Info: Longest clock path from clock "vpll:inst1|altpll:altpll_component|_clk0" to destination register is 2.138 ns
1643 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 84; CLK Node = 'vpll:inst1|altpll:altpll_component|_clk0'
1644 Info: 2: + IC(1.578 ns) + CELL(0.560 ns) = 2.138 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'vga:inst|vga_control:vga_control_unit|r'
1645 Info: Total cell delay = 0.560 ns ( 26.19 % )
1646 Info: Total interconnect delay = 1.578 ns ( 73.81 % )
1647 Info: Shortest clock path from clock "vpll:inst1|altpll:altpll_component|_clk0" to source register is 2.138 ns
1648 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 84; CLK Node = 'vpll:inst1|altpll:altpll_component|_clk0'
1649 Info: 2: + IC(1.578 ns) + CELL(0.560 ns) = 2.138 ns; Loc. = Unassigned; Fanout = 10; REG Node = 'vga:inst|vga_driver:vga_driver_unit|line_counter_sig_3'
1650 Info: Total cell delay = 0.560 ns ( 26.19 % )
1651 Info: Total interconnect delay = 1.578 ns ( 73.81 % )
1652 Info: Longest clock path from clock "vpll:inst1|altpll:altpll_component|_clk0" to source register is 2.138 ns
1653 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 84; CLK Node = 'vpll:inst1|altpll:altpll_component|_clk0'
1654 Info: 2: + IC(1.578 ns) + CELL(0.560 ns) = 2.138 ns; Loc. = Unassigned; Fanout = 10; REG Node = 'vga:inst|vga_driver:vga_driver_unit|line_counter_sig_3'
1655 Info: Total cell delay = 0.560 ns ( 26.19 % )
1656 Info: Total interconnect delay = 1.578 ns ( 73.81 % )
1657 Info: Micro clock to output delay of source is 0.176 ns
1658 Info: Micro setup delay of destination is 0.010 ns
1659 Info: - Longest register to register delay is 6.913 ns
1660 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 10; REG Node = 'vga:inst|vga_driver:vga_driver_unit|line_counter_sig_3'
1661 Info: 2: + IC(1.006 ns) + CELL(0.087 ns) = 1.093 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga:inst|vga_control:vga_control_unit|un17_v_enablelto3'
1662 Info: 3: + IC(1.825 ns) + CELL(0.087 ns) = 3.005 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga:inst|vga_control:vga_control_unit|b_next_0_sqmuxa_7_4_a'
1663 Info: 4: + IC(0.427 ns) + CELL(0.087 ns) = 3.519 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'vga:inst|vga_control:vga_control_unit|b_next_0_sqmuxa_7_4'
1664 Info: 5: + IC(3.030 ns) + CELL(0.364 ns) = 6.913 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'vga:inst|vga_control:vga_control_unit|r'
1665 Info: Total cell delay = 0.625 ns ( 9.04 % )
1666 Info: Total interconnect delay = 6.288 ns ( 90.96 % )
1667 Info: Estimated most critical path is register to register delay of 6.913 ns
1668 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X21_Y42; Fanout = 10; REG Node = 'vga:inst|vga_driver:vga_driver_unit|line_counter_sig_3'
1669 Info: 2: + IC(1.006 ns) + CELL(0.087 ns) = 1.093 ns; Loc. = LAB_X18_Y42; Fanout = 1; COMB Node = 'vga:inst|vga_control:vga_control_unit|un17_v_enablelto3'
1670 Info: 3: + IC(1.825 ns) + CELL(0.087 ns) = 3.005 ns; Loc. = LAB_X28_Y35; Fanout = 1; COMB Node = 'vga:inst|vga_control:vga_control_unit|b_next_0_sqmuxa_7_4_a'
1671 Info: 4: + IC(0.427 ns) + CELL(0.087 ns) = 3.519 ns; Loc. = LAB_X28_Y35; Fanout = 2; COMB Node = 'vga:inst|vga_control:vga_control_unit|b_next_0_sqmuxa_7_4'
1672 Info: 5: + IC(3.030 ns) + CELL(0.364 ns) = 6.913 ns; Loc. = LAB_X72_Y6; Fanout = 4; REG Node = 'vga:inst|vga_control:vga_control_unit|r'
1673 Info: Total cell delay = 0.625 ns ( 9.04 % )
1674 Info: Total interconnect delay = 6.288 ns ( 90.96 % )
1675 Info: Fitter routing operations beginning
1676 Info: Average interconnect usage is 0% of the available device resources
1677 Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X22_Y36 to location X33_Y47
1678 Info: Fitter routing operations ending: elapsed time is 00:00:01
1679 Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
1680 Info: Optimizations that may affect the design's routability were skipped
1681 Info: Optimizations that may affect the design's timing were skipped
1682 Info: Completed Fixed Delay Chain Operation
1683 Info: Started post-fitting delay annotation
1684 Info: Delay annotation completed successfully
1685 Info: Completed Auto Delay Chain Operation
1686 Warning: Following 14 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
1687 Info: Pin d_g has GND driving its datain port
1688 Info: Pin g0_pin has GND driving its datain port
1689 Info: Pin g1_pin has GND driving its datain port
1690 Info: Pin g2_pin has GND driving its datain port
1691 Info: Pin d_toggle_counter[24] has GND driving its datain port
1692 Info: Pin d_toggle_counter[23] has GND driving its datain port
1693 Info: Pin d_toggle_counter[22] has GND driving its datain port
1694 Info: Pin d_toggle_counter[21] has GND driving its datain port
1695 Info: Pin seven_seg_pin[13] has GND driving its datain port
1696 Info: Pin seven_seg_pin[6] has GND driving its datain port
1697 Info: Pin seven_seg_pin[5] has GND driving its datain port
1698 Info: Pin seven_seg_pin[4] has GND driving its datain port
1699 Info: Pin seven_seg_pin[3] has GND driving its datain port
1700 Info: Pin seven_seg_pin[0] has GND driving its datain port
1701 Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
1702 Info: Generated suppressed messages file /homes/burban/didelu/dide_16/bsp2/Designflow/ppr/download/vga_pll.fit.smsg
1703 Info: Quartus II Fitter was successful. 0 errors, 4 warnings
1704 Info: Peak virtual memory: 320 megabytes
1705 Info: Processing ended: Wed Oct 28 14:55:12 2009
1706 Info: Elapsed time: 00:00:29
1707 Info: Total CPU time (on all processors): 00:00:29
1710 +----------------------------+
1711 ; Fitter Suppressed Messages ;
1712 +----------------------------+
1713 The suppressed messages can be found in /homes/burban/didelu/dide_16/bsp2/Designflow/ppr/download/vga_pll.fit.smsg.
projects / dide_16.git / blob