Remove whitespace.
[coreboot.git] / src / northbridge / amd / amdfam10 / Kconfig
index aa344c646e4d57dc3b6548603253c4b899117899..a14339e52acef0daf1f4b03589a67c3eed06f12c 100644 (file)
-#
-# This file is part of the coreboot project.
-#
-# Copyright (C) 2007-2009 coresystems GmbH
-#
-# This program is free software; you can redistribute it and/or modify
-# it under the terms of the GNU General Public License as published by
-# the Free Software Foundation; version 2 of the License.
-#
-# This program is distributed in the hope that it will be useful,
-# but WITHOUT ANY WARRANTY; without even the implied warranty of
-# MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
-# GNU General Public License for more details.
-#
-# You should have received a copy of the GNU General Public License
-# along with this program; if not, write to the Free Software
-# Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
-#
+##
+## This file is part of the coreboot project.
+##
+## Copyright (C) 2007-2009 coresystems GmbH
+##
+## This program is free software; you can redistribute it and/or modify
+## it under the terms of the GNU General Public License as published by
+## the Free Software Foundation; version 2 of the License.
+##
+## This program is distributed in the hope that it will be useful,
+## but WITHOUT ANY WARRANTY; without even the implied warranty of
+## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
+## GNU General Public License for more details.
+##
+## You should have received a copy of the GNU General Public License
+## along with this program; if not, write to the Free Software
+## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
+##
 
 config NORTHBRIDGE_AMD_AMDFAM10
        bool
-       select HAVE_HIGH_TABLES
+       select HAVE_DEBUG_RAM_SETUP
+       select HAVE_DEBUG_SMBUS
+       select HAVE_DEBUG_CAR
        select HYPERTRANSPORT_PLUGIN_SUPPORT
+       select NORTHBRIDGE_AMD_AMDFAM10_ROOT_COMPLEX
+       select MMCONF_SUPPORT
 
+if NORTHBRIDGE_AMD_AMDFAM10
 config AGP_APERTURE_SIZE
        hex
        default 0x4000000
-       depends on NORTHBRIDGE_AMD_AMDFAM10
 
 config HT3_SUPPORT
        bool
        default y
-       depends on NORTHBRIDGE_AMD_AMDFAM10
 
 config AMDMCT
        bool
        default y
-       depends on NORTHBRIDGE_AMD_AMDFAM10
 
 config MEM_TRAIN_SEQ
        int
        default 0
-       depends on NORTHBRIDGE_AMD_AMDFAM10
 
 config HW_MEM_HOLE_SIZEK
        hex
        default 0x100000
-       depends on NORTHBRIDGE_AMD_AMDFAM10
 
 config HW_MEM_HOLE_SIZE_AUTO_INC
        bool
        default n
+
+config MMCONF_BASE_ADDRESS
+       hex
+       default 0xe0000000
+
+config MMCONF_BUS_NUMBER
+       int
+       default 256
+
+config BOOTBLOCK_NORTHBRIDGE_INIT
+        string
+        default "northbridge/amd/amdfam10/bootblock.c"
+
+config SB_HT_CHAIN_UNITID_OFFSET_ONLY
+       bool
+       default n
+
+config DIMM_FBDIMM
+       bool
+       default n
+
+config DIMM_DDR2
+       bool
+       default n
+
+config DIMM_DDR3
+       bool
+       default n
+
+config DIMM_REGISTERED
+       bool
+       default n
+
+if DIMM_FBDIMM
+       config DIMM_SUPPORT
+               hex
+               default 0x0110
+endif
+
+if DIMM_DDR2
+       if DIMM_REGISTERED
+       config DIMM_SUPPORT
+               hex
+               default 0x0104
+       endif
+
+       if !DIMM_REGISTERED
+       config DIMM_SUPPORT
+               hex
+               default 0x0004
+       endif
+endif
+
+if DIMM_DDR3
+       if DIMM_REGISTERED
+       config DIMM_SUPPORT
+               hex
+               default 0x0005
+       endif
+endif
+endif
+
+config SVI_HIGH_FREQ
+       bool
+       default n
        depends on NORTHBRIDGE_AMD_AMDFAM10
+        help
+          Select this for boards with a Voltage Regulator able to operate
+          at 3.4 MHz in SVI mode. Ignored unless the AMD CPU is rev C3.
 
 source src/northbridge/amd/amdfam10/root_complex/Kconfig