util/inteltool/pcie.c

   1 /*
   2  * inteltool - dump all registers on an Intel CPU + chipset based system.
   3  *
   4  * Copyright (C) 2008-2010 by coresystems GmbH
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  18  */
  19
  20 #include <stdio.h>
  21 #include <stdlib.h>
  22 #include "inteltool.h"
  23
  24 /*
  25  * Egress Port Root Complex MMIO configuration space
  26  */
  27 int print_epbar(struct pci_dev *nb)
  28 {
  29         int i, size = (4 * 1024);
  30         volatile uint8_t *epbar;
  31         uint64_t epbar_phys;
  32
  33         printf("\n============= EPBAR =============\n\n");
  34
  35         switch (nb->device_id) {
  36         case PCI_DEVICE_ID_INTEL_82915:
  37         case PCI_DEVICE_ID_INTEL_82945GM:
  38         case PCI_DEVICE_ID_INTEL_82945P:
  39         case PCI_DEVICE_ID_INTEL_82975X:
  40                 epbar_phys = pci_read_long(nb, 0x40) & 0xfffffffe;
  41                 break;
  42         case PCI_DEVICE_ID_INTEL_PM965:
  43         case PCI_DEVICE_ID_INTEL_82Q35:
  44         case PCI_DEVICE_ID_INTEL_82G33:
  45         case PCI_DEVICE_ID_INTEL_82Q33:
  46                 epbar_phys = pci_read_long(nb, 0x40) & 0xfffffffe;
  47                 epbar_phys |= ((uint64_t)pci_read_long(nb, 0x44)) << 32;
  48                 break;
  49         case PCI_DEVICE_ID_INTEL_82810:
  50         case PCI_DEVICE_ID_INTEL_82810DC:
  51         case PCI_DEVICE_ID_INTEL_82830M:
  52                 printf("This northbrigde does not have EPBAR.\n");
  53                 return 1;
  54         default:
  55                 printf("Error: Dumping EPBAR on this northbridge is not (yet) supported.\n");
  56                 return 1;
  57         }
  58
  59         epbar = map_physical(epbar_phys, size);
  60
  61         if (epbar == NULL) {
  62                 perror("Error mapping EPBAR");
  63                 exit(1);
  64         }
  65
  66         printf("EPBAR = 0x%08llx (MEM)\n\n", epbar_phys);
  67         for (i = 0; i < size; i += 4) {
  68                 if (*(uint32_t *)(epbar + i))
  69                         printf("0x%04x: 0x%08x\n", i, *(uint32_t *)(epbar+i));
  70         }
  71
  72         unmap_physical((void *)epbar, size);
  73         return 0;
  74 }
  75
  76 /*
  77  * MCH-ICH Serial Interconnect Ingress Root Complex MMIO configuration space
  78  */
  79 int print_dmibar(struct pci_dev *nb)
  80 {
  81         int i, size = (4 * 1024);
  82         volatile uint8_t *dmibar;
  83         uint64_t dmibar_phys;
  84
  85         printf("\n============= DMIBAR ============\n\n");
  86
  87         switch (nb->device_id) {
  88         case PCI_DEVICE_ID_INTEL_82915:
  89         case PCI_DEVICE_ID_INTEL_82945GM:
  90         case PCI_DEVICE_ID_INTEL_82945P:
  91         case PCI_DEVICE_ID_INTEL_82975X:
  92                 dmibar_phys = pci_read_long(nb, 0x4c) & 0xfffffffe;
  93                 break;
  94         case PCI_DEVICE_ID_INTEL_PM965:
  95         case PCI_DEVICE_ID_INTEL_82Q35:
  96         case PCI_DEVICE_ID_INTEL_82G33:
  97         case PCI_DEVICE_ID_INTEL_82Q33:
  98                 dmibar_phys = pci_read_long(nb, 0x68) & 0xfffffffe;
  99                 dmibar_phys |= ((uint64_t)pci_read_long(nb, 0x6c)) << 32;
 100                 break;
 101         case PCI_DEVICE_ID_INTEL_82810:
 102         case PCI_DEVICE_ID_INTEL_82810DC:
 103         case PCI_DEVICE_ID_INTEL_82830M:
 104                 printf("This northbrigde does not have DMIBAR.\n");
 105                 return 1;
 106         default:
 107                 printf("Error: Dumping DMIBAR on this northbridge is not (yet) supported.\n");
 108                 return 1;
 109         }
 110
 111         dmibar = map_physical(dmibar_phys, size);
 112
 113         if (dmibar == NULL) {
 114                 perror("Error mapping DMIBAR");
 115                 exit(1);
 116         }
 117
 118         printf("DMIBAR = 0x%08llx (MEM)\n\n", dmibar_phys);
 119         for (i = 0; i < size; i += 4) {
 120                 if (*(uint32_t *)(dmibar + i))
 121                         printf("0x%04x: 0x%08x\n", i, *(uint32_t *)(dmibar+i));
 122         }
 123
 124         unmap_physical((void *)dmibar, size);
 125         return 0;
 126 }
 127
 128 /*
 129  * PCIe MMIO configuration space
 130  */
 131 int print_pciexbar(struct pci_dev *nb)
 132 {
 133         uint64_t pciexbar_reg;
 134         uint64_t pciexbar_phys;
 135         volatile uint8_t *pciexbar;
 136         int max_busses, devbase, i;
 137         int bus, dev, fn;
 138
 139         printf("========= PCIEXBAR ========\n\n");
 140
 141         switch (nb->device_id) {
 142         case PCI_DEVICE_ID_INTEL_82915:
 143         case PCI_DEVICE_ID_INTEL_82945GM:
 144         case PCI_DEVICE_ID_INTEL_82945P:
 145         case PCI_DEVICE_ID_INTEL_82975X:
 146                 pciexbar_reg = pci_read_long(nb, 0x48);
 147                 break;
 148         case PCI_DEVICE_ID_INTEL_PM965:
 149         case PCI_DEVICE_ID_INTEL_82Q35:
 150         case PCI_DEVICE_ID_INTEL_82G33:
 151         case PCI_DEVICE_ID_INTEL_82Q33:
 152                 pciexbar_reg = pci_read_long(nb, 0x60);
 153                 pciexbar_reg |= ((uint64_t)pci_read_long(nb, 0x64)) << 32;
 154                 break;
 155         case PCI_DEVICE_ID_INTEL_82810:
 156         case PCI_DEVICE_ID_INTEL_82810DC:
 157                 printf("Error: This northbrigde does not have PCIEXBAR.\n");
 158                 return 1;
 159         default:
 160                 printf("Error: Dumping PCIEXBAR on this northbridge is not (yet) supported.\n");
 161                 return 1;
 162         }
 163
 164         if (!(pciexbar_reg & (1 << 0))) {
 165                 printf("PCIEXBAR register is disabled.\n");
 166                 return 0;
 167         }
 168
 169         switch ((pciexbar_reg >> 1) & 3) {
 170         case 0: // 256MB
 171                 pciexbar_phys = pciexbar_reg & (0xff << 28);
 172                 max_busses = 256;
 173                 break;
 174         case 1: // 128M
 175                 pciexbar_phys = pciexbar_reg & (0x1ff << 27);
 176                 max_busses = 128;
 177                 break;
 178         case 2: // 64M
 179                 pciexbar_phys = pciexbar_reg & (0x3ff << 26);
 180                 max_busses = 64;
 181                 break;
 182         default: // RSVD
 183                 printf("Undefined address base. Bailing out.\n");
 184                 return 1;
 185         }
 186
 187         printf("PCIEXBAR: 0x%08llx\n", pciexbar_phys);
 188
 189         pciexbar = map_physical(pciexbar_phys, (max_busses * 1024 * 1024));
 190
 191         if (pciexbar == NULL) {
 192                 perror("Error mapping PCIEXBAR");
 193                 exit(1);
 194         }
 195
 196         for (bus = 0; bus < max_busses; bus++) {
 197                 for (dev = 0; dev < 32; dev++) {
 198                         for (fn = 0; fn < 8; fn++) {
 199                                 devbase = (bus * 1024 * 1024) + (dev * 32 * 1024) + (fn * 4 * 1024);
 200
 201                                 if (*(uint16_t *)(pciexbar + devbase) == 0xffff)
 202                                         continue;
 203
 204                                 /* This is a heuristics. Anyone got a better check? */
 205                                 if( (*(uint32_t *)(pciexbar + devbase + 256) == 0xffffffff) &&
 206                                         (*(uint32_t *)(pciexbar + devbase + 512) == 0xffffffff) ) {
 207 #if DEBUG
 208                                         printf("Skipped non-PCIe device %02x:%02x.%01x\n", bus, dev, fn);
 209 #endif
 210                                         continue;
 211                                 }
 212
 213                                 printf("\nPCIe %02x:%02x.%01x extended config space:", bus, dev, fn);
 214                                 for (i = 0; i < 4096; i++) {
 215                                         if((i % 0x10) == 0)
 216                                                 printf("\n%04x:", i);
 217                                         printf(" %02x", *(pciexbar+devbase+i));
 218                                 }
 219                                 printf("\n");
 220                         }
 221                 }
 222         }
 223
 224         unmap_physical((void *)pciexbar, (max_busses * 1024 * 1024));
 225
 226         return 0;
 227 }
 228
 229