src/vendorcode/amd/agesa/f15/Proc/Mem/Tech/DDR3/mtot3.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mtot3.c
   6  *
   7  * Technology Non-SPD Timings for DDR3
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/Tech/DDR3)
  12  * @e \$Revision: 56279 $ @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  13  *
  14  **/
  15 /*****************************************************************************
  16 *
  17 * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18 * All rights reserved.
  19 *
  20 * Redistribution and use in source and binary forms, with or without
  21 * modification, are permitted provided that the following conditions are met:
  22 *     * Redistributions of source code must retain the above copyright
  23 *       notice, this list of conditions and the following disclaimer.
  24 *     * Redistributions in binary form must reproduce the above copyright
  25 *       notice, this list of conditions and the following disclaimer in the
  26 *       documentation and/or other materials provided with the distribution.
  27 *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28 *       its contributors may be used to endorse or promote products derived
  29 *       from this software without specific prior written permission.
  30 *
  31 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32 * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33 * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34 * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35 * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36 * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37 * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38 * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40 * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41 *
  42 * ***************************************************************************
  43 *
  44 */
  45
  46 /*
  47  *----------------------------------------------------------------------------
  48  *                                MODULES USED
  49  *
  50  *----------------------------------------------------------------------------
  51  */
  52
  53
  54
  55 #include "AGESA.h"
  56 #include "Ids.h"
  57 #include "mm.h"
  58 #include "mn.h"
  59 #include "mt.h"
  60 #include "mtot3.h"
  61 #include "Filecode.h"
  62 CODE_GROUP (G1_PEICC)
  63 RDATA_GROUP (G2_PEI)
  64
  65 #define FILECODE PROC_MEM_TECH_DDR3_MTOT3_FILECODE
  66 /*----------------------------------------------------------------------------
  67  *                          DEFINITIONS AND MACROS
  68  *
  69  *----------------------------------------------------------------------------
  70  */
  71
  72 /*----------------------------------------------------------------------------
  73  *                           TYPEDEFS AND STRUCTURES
  74  *
  75  *----------------------------------------------------------------------------
  76  */
  77
  78 /*----------------------------------------------------------------------------
  79  *                        PROTOTYPES OF LOCAL FUNCTIONS
  80  *
  81  *----------------------------------------------------------------------------
  82  */
  83
  84 /*----------------------------------------------------------------------------
  85  *                            EXPORTED FUNCTIONS
  86  *
  87  *----------------------------------------------------------------------------
  88  */
  89
  90 /* -----------------------------------------------------------------------------*/
  91 /**
  92  *
  93  *   This function adjusts the Twrwr value for DDR3.
  94  *
  95  *     @param[in,out]   *TechPtr   - Pointer to the MEM_TECH_BLOCK
  96  *
  97  */
  98
  99 VOID
 100 MemTAdjustTwrwr3 (
 101   IN OUT   MEM_TECH_BLOCK *TechPtr
 102   )
 103 {
 104   DCT_STRUCT *DCTPtr;
 105
 106   DCTPtr = TechPtr->NBPtr->DCTPtr;
 107
 108   // For DDR3, value 0000b-0001b and >= 1011b of Twrwr is reserved.
 109   if (DCTPtr->Timings.Twrwr < 2) {
 110     DCTPtr->Timings.Twrwr = 2;
 111   } else if (DCTPtr->Timings.Twrwr > 10) {
 112     DCTPtr->Timings.Twrwr = 10;
 113   }
 114 }
 115
 116 /* -----------------------------------------------------------------------------*/
 117 /**
 118  *
 119  *   This function adjusts the Twrrd value for DDR3.
 120  *
 121  *     @param[in,out]   *TechPtr   - Pointer to the MEM_TECH_BLOCK
 122  *
 123  */
 124
 125 VOID
 126 MemTAdjustTwrrd3 (
 127   IN OUT   MEM_TECH_BLOCK *TechPtr
 128   )
 129 {
 130   DCT_STRUCT *DCTPtr;
 131
 132   DCTPtr = TechPtr->NBPtr->DCTPtr;
 133
 134   // For DDR3, value 0000b, 0001b, and > 1010b of Twrrd is reserved.
 135   if (DCTPtr->Timings.Twrrd < 2) {
 136     DCTPtr->Timings.Twrrd = 2;
 137   } else if (DCTPtr->Timings.Twrrd > 10) {
 138     DCTPtr->Timings.Twrrd = 10;
 139   }
 140 }
 141
 142 /* -----------------------------------------------------------------------------*/
 143 /**
 144  *
 145  *   This function gets the LD value for DDR3.
 146  *
 147  *     @param[in,out]   *TechPtr   - Pointer to the MEM_TECH_BLOCK
 148  *
 149  *     @return  Value of LD
 150  */
 151
 152 INT8
 153 MemTGetLD3 (
 154   IN OUT   MEM_TECH_BLOCK *TechPtr
 155   )
 156 {
 157   INT8 LD;
 158   MEM_NB_BLOCK *NBPtr;
 159   NBPtr = TechPtr->NBPtr;
 160   //
 161   // For DDR3, BIOS calculates the latency difference (Ld) as equal to read CAS latency minus write CAS
 162   // latency, in MEMCLKs (see F2x[1, 0]88[Tcl] and F2x[1, 0]84[Tcwl]) which can be a negative or positive
 163   // value.
 164   //
 165   LD = ((INT8) NBPtr->GetBitField (NBPtr, BFTcl) + 4) - ((INT8) NBPtr->GetBitField (NBPtr, BFTcwl) + 5);
 166
 167   return LD;
 168 }