src/vendorcode/amd/agesa/f15/Proc/Mem/Ps/mplribt.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mplribt.c
   6  *
   7  * A sub-engine which extracts F0RC8, F1RC0, F1RC1 and F1RC2 value for LRDIMM configuration.
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/Ps)
  12  * @e \$Revision: 52114 $ @e \$Date: 2011-05-02 13:21:20 -0600 (Mon, 02 May 2011) $
  13  *
  14  **/
  15 /*****************************************************************************
  16 *
  17 * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18 * All rights reserved.
  19 *
  20 * Redistribution and use in source and binary forms, with or without
  21 * modification, are permitted provided that the following conditions are met:
  22 *     * Redistributions of source code must retain the above copyright
  23 *       notice, this list of conditions and the following disclaimer.
  24 *     * Redistributions in binary form must reproduce the above copyright
  25 *       notice, this list of conditions and the following disclaimer in the
  26 *       documentation and/or other materials provided with the distribution.
  27 *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28 *       its contributors may be used to endorse or promote products derived
  29 *       from this software without specific prior written permission.
  30 *
  31 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32 * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33 * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34 * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35 * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36 * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37 * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38 * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40 * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41 *
  42 * ***************************************************************************
  43 *
  44 */
  45 /*
  46  *----------------------------------------------------------------------------
  47  *                                MODULES USED
  48  *
  49  *----------------------------------------------------------------------------
  50  */
  51
  52
  53
  54 #include "AGESA.h"
  55 #include "AdvancedApi.h"
  56 #include "amdlib.h"
  57 #include "Ids.h"
  58 #include "cpuFamRegisters.h"
  59 #include "cpuRegisters.h"
  60 #include "OptionMemory.h"
  61 #include "PlatformMemoryConfiguration.h"
  62 #include "mu.h"
  63 #include "ma.h"
  64 #include "mp.h"
  65 #include "merrhdl.h"
  66 #include "GeneralServices.h"
  67 #include "Filecode.h"
  68 CODE_GROUP (G2_PEI)
  69 RDATA_GROUP (G2_PEI)
  70 #define FILECODE PROC_MEM_PS_MPLRIBT_FILECODE
  71
  72
  73 /*----------------------------------------------------------------------------
  74  *                          DEFINITIONS AND MACROS
  75  *
  76  *----------------------------------------------------------------------------
  77  */
  78
  79 /*----------------------------------------------------------------------------
  80  *                           TYPEDEFS AND STRUCTURES
  81  *
  82  *----------------------------------------------------------------------------
  83  */
  84 /*----------------------------------------------------------------------------
  85  *                        PROTOTYPES OF LOCAL FUNCTIONS
  86  *
  87  *----------------------------------------------------------------------------
  88  */
  89 BOOLEAN
  90 MemPGetLRIBT (
  91   IN OUT   MEM_NB_BLOCK *NBPtr,
  92   IN       MEM_PSC_TABLE_BLOCK *EntryOfTables
  93   );
  94
  95 /*----------------------------------------------------------------------------
  96  *                            EXPORTED FUNCTIONS
  97  *
  98  *----------------------------------------------------------------------------
  99  */
 100 /* -----------------------------------------------------------------------------*/
 101 /**
 102  *
 103  *    A sub-function which extracts LRDIMM F0RC8, F1RC0, F1RC1 and F1RC2 value from a input
 104  *    table and stores extracted value to a specific address.
 105  *
 106  *     @param[in,out]   *NBPtr   - Pointer to the MEM_NB_BLOCK
 107  *     @param[in]       *EntryOfTables     - Pointer to MEM_PSC_TABLE_BLOCK
 108  *
 109  *     @return          TRUE - Succeed in extracting the table value
 110  *     @return          FALSE - Fail to extract the table value
 111  *
 112  */
 113 BOOLEAN
 114 MemPGetLRIBT (
 115   IN OUT   MEM_NB_BLOCK *NBPtr,
 116   IN       MEM_PSC_TABLE_BLOCK *EntryOfTables
 117   )
 118 {
 119   UINT8 i;
 120   UINT8 MaxDimmPerCh;
 121   UINT8 NOD;
 122   UINT8 TableSize;
 123   UINT32 CurDDRrate;
 124   UINT8 DDR3Voltage;
 125   UINT16 RankTypeOfPopulatedDimm;
 126   UINT16 RankTypeInTable;
 127   UINT8 PsoMaskLRIBT;
 128   CPU_LOGICAL_ID LogicalCpuid;
 129   UINT8 PackageType;
 130   PSCFG_L_IBT_ENTRY *TblPtr;
 131   CH_DEF_STRUCT *CurrentChannel;
 132
 133   CurrentChannel = NBPtr->ChannelPtr;
 134
 135   if (CurrentChannel->LrDimmPresent == 0) {
 136     return TRUE;
 137   }
 138
 139   TblPtr = NULL;
 140   TableSize = 0;
 141   PackageType = 0;
 142   LogicalCpuid.Family = AMD_FAMILY_UNKNOWN;
 143   MaxDimmPerCh = GetMaxDimmsPerChannel (NBPtr->RefPtr->PlatformMemoryConfiguration, NBPtr->MCTPtr->SocketId, CurrentChannel->ChannelID);
 144   NOD = (UINT8) 1 << (MaxDimmPerCh - 1);
 145
 146   i = 0;
 147   // Obtain table pointer, table size, Logical Cpuid and PSC type according to NB type and package type.
 148   while (EntryOfTables->TblEntryOfLRIBT[i] != NULL) {
 149     if (((EntryOfTables->TblEntryOfLRIBT[i])->Header.NumOfDimm & NOD) != 0) {
 150       LogicalCpuid = (EntryOfTables->TblEntryOfLRIBT[i])->Header.LogicalCpuid;
 151       PackageType = (EntryOfTables->TblEntryOfLRIBT[i])->Header.PackageType;
 152       //
 153       // Determine if this is the expected NB Type
 154       //
 155       if (MemPIsIdSupported (NBPtr, LogicalCpuid, PackageType)) {
 156         TblPtr = (PSCFG_L_IBT_ENTRY *) ((EntryOfTables->TblEntryOfLRIBT[i])->TBLPtr);
 157         TableSize = (EntryOfTables->TblEntryOfLRIBT[i])->TableSize;
 158         break;
 159       }
 160     }
 161     i++;
 162   }
 163
 164   // Check whether no table entry is found.
 165   if (EntryOfTables->TblEntryOfLRIBT[i] == NULL) {
 166     IDS_HDT_CONSOLE (MEM_FLOW, "\nNo LRDIMM IBT table\n");
 167     return FALSE;
 168   }
 169
 170   CurDDRrate = (UINT32) (1 << (CurrentChannel->DCTPtr->Timings.Speed / 66));
 171   DDR3Voltage = (UINT8) (1 << CONVERT_VDDIO_TO_ENCODED (NBPtr->RefPtr->DDR3Voltage));
 172   RankTypeOfPopulatedDimm = MemPGetPsRankType (CurrentChannel);
 173
 174   for (i = 0; i < TableSize; i++) {
 175     MemPConstructRankTypeMap ((UINT16) TblPtr->Dimm0, (UINT16) TblPtr->Dimm1, (UINT16) TblPtr->Dimm2, &RankTypeInTable);
 176     if (TblPtr->DimmPerCh == MaxDimmPerCh) {
 177       if ((TblPtr->DDRrate & CurDDRrate) != 0) {
 178         if ((TblPtr->VDDIO & DDR3Voltage) != 0) {
 179           if ((RankTypeInTable & RankTypeOfPopulatedDimm) == RankTypeOfPopulatedDimm) {
 180             NBPtr->PsPtr->F0RC8 = (UINT8) TblPtr->F0RC8;
 181             NBPtr->PsPtr->F1RC0 = (UINT8) TblPtr->F1RC0;
 182             NBPtr->PsPtr->F1RC1 = (UINT8) TblPtr->F1RC1;
 183             NBPtr->PsPtr->F1RC2 = (UINT8) TblPtr->F1RC2;
 184             break;
 185           }
 186         }
 187       }
 188     }
 189     TblPtr++;
 190   }
 191   //
 192   // If there is no entry, check if overriding value existed. If not, return FALSE
 193   //
 194   PsoMaskLRIBT = (UINT8) MemPProceedTblDrvOverride (NBPtr, NBPtr->RefPtr->PlatformMemoryConfiguration, PSO_TBLDRV_LRDIMM_IBT);
 195   if ((PsoMaskLRIBT == 0) && (i == TableSize)) {
 196     IDS_HDT_CONSOLE (MEM_FLOW, "\nNo LRDIMM IBT entries\n");
 197     PutEventLog (AGESA_ERROR, MEM_ERROR_LR_IBT_NOT_FOUND, NBPtr->Node, NBPtr->Dct, NBPtr->Channel, 0, &NBPtr->MemPtr->StdHeader);
 198     SetMemError (AGESA_ERROR, NBPtr->MCTPtr);
 199     if (!NBPtr->MemPtr->ErrorHandling (NBPtr->MCTPtr, NBPtr->Dct, EXCLUDE_ALL_CHIPSEL, &NBPtr->MemPtr->StdHeader)) {
 200       ASSERT (FALSE);
 201     }
 202     return FALSE;
 203   }
 204
 205   return TRUE;
 206 }