src/vendorcode/amd/agesa/f15/Proc/Mem/Ps/RB/mpuRb3.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mpuRb3.c
   6  *
   7  * Platform specific settings for RB DDR3 U-DIMM system
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/Ps)
  12  * @e \$Revision: 44324 $ @e \$Date: 2010-12-22 02:16:51 -0700 (Wed, 22 Dec 2010) $
  13  *
  14  **/
  15 /*****************************************************************************
  16   *
  17  * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18  * All rights reserved.
  19  *
  20  * Redistribution and use in source and binary forms, with or without
  21  * modification, are permitted provided that the following conditions are met:
  22  *     * Redistributions of source code must retain the above copyright
  23  *       notice, this list of conditions and the following disclaimer.
  24  *     * Redistributions in binary form must reproduce the above copyright
  25  *       notice, this list of conditions and the following disclaimer in the
  26  *       documentation and/or other materials provided with the distribution.
  27  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28  *       its contributors may be used to endorse or promote products derived
  29  *       from this software without specific prior written permission.
  30  *
  31  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41   *
  42   * ***************************************************************************
  43   *
  44  */
  45
  46 /* This file contains routine that add platform specific support L1 */
  47
  48
  49 #include "AGESA.h"
  50 #include "AdvancedApi.h"
  51 #include "mport.h"
  52 #include "ma.h"
  53 #include "Ids.h"
  54 #include "cpuFamRegisters.h"
  55 #include "mm.h"
  56 #include "mn.h"
  57 #include "mp.h"
  58 #include "mu.h"
  59 #include "PlatformMemoryConfiguration.h"
  60 #include "GeneralServices.h"
  61 #include "Filecode.h"
  62 CODE_GROUP (G2_PEI)
  63 RDATA_GROUP (G2_PEI)
  64
  65 #define FILECODE PROC_MEM_PS_RB_MPURB3_FILECODE
  66 /*----------------------------------------------------------------------------
  67  *                          DEFINITIONS AND MACROS
  68  *
  69  *----------------------------------------------------------------------------
  70  */
  71
  72 /*----------------------------------------------------------------------------
  73  *                           TYPEDEFS AND STRUCTURES
  74  *
  75  *----------------------------------------------------------------------------
  76  */
  77
  78 /*----------------------------------------------------------------------------
  79  *                        PROTOTYPES OF LOCAL FUNCTIONS
  80  *
  81  *----------------------------------------------------------------------------
  82  */
  83 BOOLEAN
  84 STATIC
  85 MemPDoPsURb3 (
  86   IN OUT   MEM_NB_BLOCK *NBPtr
  87   );
  88
  89 VOID
  90 STATIC
  91 MemPGetPORFreqLimitURb3 (
  92   IN OUT   MEM_NB_BLOCK *NBPtr
  93   );
  94
  95 /*
  96  *-----------------------------------------------------------------------------
  97  *                                EXPORTED FUNCTIONS
  98  *
  99  *-----------------------------------------------------------------------------
 100  */
 101 STATIC CONST DRAM_TERM_ENTRY DrUDdr3DramTerm[] = {
 102   {DDR800 + DDR1066 + DDR1333 + DDR1600, ONE_DIMM, NO_DIMM, 1, 0, 0},
 103   {DDR800 + DDR1066, TWO_DIMM, NO_DIMM, 3, 0, 2},
 104   {DDR1333, TWO_DIMM, NO_DIMM, 5, 0, 2},
 105   {DDR1600, TWO_DIMM, NO_DIMM, 5, 0, 1}
 106 };
 107 /* -----------------------------------------------------------------------------*/
 108 /**
 109  *
 110  *     This function is the constructor for the platform specific settings for U-DDR3 RB DDR3
 111  *
 112  *     @param[in,out]   *MemPtr           Pointer to MEM_DATA_STRUCTURE
 113  *     @param[in,out]   *ChannelPtr       Pointer to CH_DEF_STRUCT
 114  *     @param[in,out]   *PsPtr       Pointer to MEM_PS_BLOCK
 115  *
 116  *     @return          AGESA_SUCCESS
 117  *
 118  */
 119
 120 AGESA_STATUS
 121 MemPConstructPsURb3 (
 122   IN OUT   MEM_DATA_STRUCT *MemPtr,
 123   IN OUT   CH_DEF_STRUCT *ChannelPtr,
 124   IN OUT   MEM_PS_BLOCK *PsPtr
 125   )
 126 {
 127   ASSERT (MemPtr != 0);
 128   ASSERT (ChannelPtr != 0);
 129
 130   if ((ChannelPtr->MCTPtr->LogicalCpuid.Family & AMD_FAMILY_10_RB) == 0) {
 131     return AGESA_UNSUPPORTED;
 132   }
 133   if (ChannelPtr->TechType != DDR3_TECHNOLOGY) {
 134     return AGESA_UNSUPPORTED;
 135   }
 136   if ((ChannelPtr->RegDimmPresent != 0) || (ChannelPtr->SODimmPresent != 0)) {
 137     return AGESA_UNSUPPORTED;
 138   }
 139
 140   PsPtr->MemPDoPs = MemPDoPsURb3;
 141   PsPtr->MemPGetPORFreqLimit = MemPGetPORFreqLimitURb3;
 142   return AGESA_SUCCESS;
 143 }
 144
 145 /* -----------------------------------------------------------------------------*/
 146 /**
 147  *
 148  *     This is function sets the platform specific settings for U-DDR3 RB DDR3
 149  *
 150  *     @param[in,out]   *NBPtr           Pointer to MEM_NB_BLOCK
 151  *
 152  *     @return          TRUE - Find settings for corresponding platform and dimm population.
 153  *     @return          FALSE - Fail to find settings for corresponding platform and dimm population.
 154  *
 155  */
 156
 157 BOOLEAN
 158 STATIC
 159 MemPDoPsURb3 (
 160   IN OUT   MEM_NB_BLOCK *NBPtr
 161   )
 162 {
 163   if (!MemPGetDramTerm (NBPtr, GET_SIZE_OF (DrUDdr3DramTerm), DrUDdr3DramTerm)) {
 164     return FALSE;
 165   }
 166
 167   return TRUE;
 168 }
 169
 170 /* -----------------------------------------------------------------------------*/
 171 /**
 172  *
 173  *     This is function gets the POR speed limit for U-DDR3 RB
 174  *
 175  *     @param[in,out]   *NBPtr           Pointer to MEM_NB_BLOCK
 176  *
 177  *
 178  */
 179 VOID
 180 STATIC
 181 MemPGetPORFreqLimitURb3 (
 182   IN OUT   MEM_NB_BLOCK *NBPtr
 183   )
 184 {
 185   UINT16 SpeedLimit;
 186
 187   if (NBPtr->RefPtr->DDR3Voltage == VOLT1_5) {
 188     //
 189     // Highest POR supported speed for Unbuffered dimm is 1333
 190     //
 191     SpeedLimit = DDR1333_FREQUENCY;
 192   } else {
 193     //
 194     // Max LV DDR3 Speed is 1066 for this silicon
 195     //
 196     SpeedLimit = DDR1066_FREQUENCY;
 197   }
 198
 199   if (NBPtr->DCTPtr->Timings.TargetSpeed > SpeedLimit) {
 200     NBPtr->DCTPtr->Timings.TargetSpeed = SpeedLimit;
 201   } else if (NBPtr->DCTPtr->Timings.TargetSpeed == DDR667_FREQUENCY) {
 202     // Unbuffered DDR3 at 333MHz is not supported
 203     NBPtr->DCTPtr->Timings.DimmExclude |= NBPtr->DCTPtr->Timings.DctDimmValid;
 204     PutEventLog (AGESA_ERROR, MEM_ERROR_UNSUPPORTED_333MHZ_UDIMM, NBPtr->Node, NBPtr->Dct, NBPtr->Channel, 0, &NBPtr->MemPtr->StdHeader);
 205     SetMemError (AGESA_ERROR, NBPtr->MCTPtr);
 206     // Change target speed to highest value so it won't affect other channels when leveling frequency across the node.
 207     NBPtr->DCTPtr->Timings.TargetSpeed = UNSUPPORTED_DDR_FREQUENCY;
 208   }
 209 }