src/vendorcode/amd/agesa/f15/Proc/Mem/Ps/HY/mpshy3.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mpshy3.c
   6  *
   7  * Platform specific settings for HY DDR3 SO-DIMM system
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/Ps)
  12  * @e \$Revision: 52286 $ @e \$Date: 2011-05-04 03:48:21 -0600 (Wed, 04 May 2011) $
  13  *
  14  **/
  15 /*****************************************************************************
  16   *
  17  * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18  * All rights reserved.
  19  *
  20  * Redistribution and use in source and binary forms, with or without
  21  * modification, are permitted provided that the following conditions are met:
  22  *     * Redistributions of source code must retain the above copyright
  23  *       notice, this list of conditions and the following disclaimer.
  24  *     * Redistributions in binary form must reproduce the above copyright
  25  *       notice, this list of conditions and the following disclaimer in the
  26  *       documentation and/or other materials provided with the distribution.
  27  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28  *       its contributors may be used to endorse or promote products derived
  29  *       from this software without specific prior written permission.
  30  *
  31  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41   *
  42   * ***************************************************************************
  43   *
  44  */
  45
  46 /* This file contains routine that add platform specific support L1 */
  47
  48
  49 #include "AGESA.h"
  50 #include "AdvancedApi.h"
  51 #include "mport.h"
  52 #include "ma.h"
  53 #include "Ids.h"
  54 #include "cpuFamRegisters.h"
  55 #include "mm.h"
  56 #include "mn.h"
  57 #include "mp.h"
  58 #include "mu.h"
  59 #include "OptionMemory.h"
  60 #include "PlatformMemoryConfiguration.h"
  61 #include "Filecode.h"
  62 CODE_GROUP (G2_PEI)
  63 RDATA_GROUP (G2_PEI)
  64
  65 #define FILECODE PROC_MEM_PS_HY_MPSHY3_FILECODE
  66 /*----------------------------------------------------------------------------
  67  *                          DEFINITIONS AND MACROS
  68  *
  69  *----------------------------------------------------------------------------
  70  */
  71
  72 /*----------------------------------------------------------------------------
  73  *                           TYPEDEFS AND STRUCTURES
  74  *
  75  *----------------------------------------------------------------------------
  76  */
  77
  78 /*----------------------------------------------------------------------------
  79  *                        PROTOTYPES OF LOCAL FUNCTIONS
  80  *
  81  *----------------------------------------------------------------------------
  82  */
  83 BOOLEAN
  84 STATIC
  85 MemPDoPsSHy3 (
  86   IN OUT   MEM_NB_BLOCK *NBPtr
  87   );
  88
  89 VOID
  90 STATIC
  91 MemPGetPORFreqLimitSHy3 (
  92   IN OUT   MEM_NB_BLOCK *NBPtr
  93   );
  94 /*
  95  *-----------------------------------------------------------------------------
  96  *                                EXPORTED FUNCTIONS
  97  *
  98  *-----------------------------------------------------------------------------
  99  */
 100 STATIC CONST DRAM_TERM_ENTRY HySDdr3DramTerm1D[] = {
 101   {DDR800, ONE_DIMM, NO_DIMM, 2, 0, 0},
 102   {DDR1066 + DDR1333 + DDR1600, ONE_DIMM, NO_DIMM, 1, 0, 0}
 103 };
 104
 105 STATIC CONST DRAM_TERM_ENTRY HySDdr3DramTerm2D[] = {
 106   {DDR800 + DDR1066 + DDR1333 + DDR1600, ONE_DIMM, NO_DIMM, 1, 0, 0},
 107   {DDR800, TWO_DIMM, NO_DIMM, 3, 0, 2},
 108   {DDR1066 + DDR1333, TWO_DIMM, NO_DIMM, 5, 0, 2},
 109   {DDR1600, TWO_DIMM, NO_DIMM, 5, 0, 1}
 110 };
 111 /* -----------------------------------------------------------------------------*/
 112 /**
 113  *
 114  *     This function is the constructor the platform specific settings for SO SIMM-DDR3 HY DDR3
 115  *
 116  *     @param[in,out]   *MemPtr           Pointer to MEM_DATA_STRUCTURE
 117  *     @param[in,out]   *ChannelPtr       Pointer to CH_DEF_STRUCT
 118  *     @param[in,out]   *PsPtr       Pointer to MEM_PS_BLOCK
 119  *
 120  *     @return          AGESA_SUCCESS
 121  *
 122  */
 123
 124 AGESA_STATUS
 125 MemPConstructPsSHy3 (
 126   IN OUT   MEM_DATA_STRUCT *MemPtr,
 127   IN OUT   CH_DEF_STRUCT *ChannelPtr,
 128   IN OUT   MEM_PS_BLOCK *PsPtr
 129   )
 130 {
 131   ASSERT (MemPtr != 0);
 132   ASSERT (ChannelPtr != 0);
 133
 134   if ((ChannelPtr->MCTPtr->LogicalCpuid.Family & AMD_FAMILY_10_HY) == 0) {
 135     return AGESA_UNSUPPORTED;
 136   }
 137   if (ChannelPtr->TechType != DDR3_TECHNOLOGY) {
 138     return AGESA_UNSUPPORTED;
 139   }
 140   if (ChannelPtr->SODimmPresent != ChannelPtr->ChDimmValid) {
 141     return AGESA_UNSUPPORTED;
 142   }
 143   PsPtr->MemPDoPs = MemPDoPsSHy3;
 144   PsPtr->MemPGetPORFreqLimit = MemPGetPORFreqLimitSHy3;
 145   return AGESA_SUCCESS;
 146 }
 147
 148 /* -----------------------------------------------------------------------------*/
 149 /**
 150  *
 151  *     This is function sets the platform specific settings for S-DDR3 HY DDR3
 152  *
 153  *     @param[in,out]   *NBPtr           Pointer to MEM_NB_BLOCK
 154  *
 155  *     @return          TRUE - Find settings for corresponding platform and dimm population.
 156  *     @return          FALSE - Fail to find settings for corresponding platform and dimm population.
 157  *
 158  */
 159
 160 BOOLEAN
 161 STATIC
 162 MemPDoPsSHy3 (
 163   IN OUT   MEM_NB_BLOCK *NBPtr
 164   )
 165 {
 166   CONST DRAM_TERM_ENTRY *DramTermPtr;
 167   UINT8 MaxDimmsPerChannel;
 168   UINT8 *DimmsPerChPtr;
 169   UINT8 DramTermSize;
 170
 171   DramTermSize = 0;
 172   DramTermPtr = NULL;
 173   DimmsPerChPtr = FindPSOverrideEntry (NBPtr->RefPtr->PlatformMemoryConfiguration, PSO_MAX_DIMMS, NBPtr->MCTPtr->SocketId, NBPtr->ChannelPtr->ChannelID, 0, NULL, NULL);
 174   if (DimmsPerChPtr != NULL) {
 175     MaxDimmsPerChannel = *DimmsPerChPtr;
 176   } else {
 177     MaxDimmsPerChannel = 2;
 178   }
 179
 180   if (MaxDimmsPerChannel == 1) {
 181     DramTermSize = GET_SIZE_OF (HySDdr3DramTerm1D);
 182     DramTermPtr = HySDdr3DramTerm1D;
 183   } else if (MaxDimmsPerChannel == 2) {
 184     DramTermSize = GET_SIZE_OF (HySDdr3DramTerm2D);
 185     DramTermPtr = HySDdr3DramTerm2D;
 186   } else {
 187     IDS_ERROR_TRAP;
 188   }
 189
 190   if (!MemPGetDramTerm (NBPtr, DramTermSize, DramTermPtr)) {
 191     return FALSE;
 192   }
 193
 194   return TRUE;
 195 }
 196
 197 /* -----------------------------------------------------------------------------*/
 198 /**
 199  *
 200  *     This is function gets the POR speed limit for SO-DDR3 HY
 201  *
 202  *     @param[in,out]   *NBPtr           Pointer to MEM_NB_BLOCK
 203  *
 204  *
 205  */
 206 VOID
 207 STATIC
 208 MemPGetPORFreqLimitSHy3 (
 209   IN OUT   MEM_NB_BLOCK *NBPtr
 210   )
 211 {
 212   UINT16  MaxSpeed;
 213   //
 214   // Highest POR supported speed for SODimm is 1333
 215   //
 216   MaxSpeed = DDR1333_FREQUENCY;
 217   if (NBPtr->DCTPtr->Timings.TargetSpeed > MaxSpeed) {
 218     NBPtr->DCTPtr->Timings.TargetSpeed = MaxSpeed;
 219   }
 220 }