AGESA F15: AMD family15 AGESA code
[coreboot.git] / src / vendorcode / amd / agesa / f15 / Proc / Mem / Ps / DR / mpudr2.c
1 /* $NoKeywords:$ */
2 /**
3  * @file
4  *
5  * mpudr2.c
6  *
7  * Platform specific settings for DR DDR2 U-DIMM system
8  *
9  * @xrefitem bom "File Content Label" "Release Content"
10  * @e project: AGESA
11  * @e sub-project: (Mem/Ps)
12  * @e \$Revision: 44324 $ @e \$Date: 2010-12-22 02:16:51 -0700 (Wed, 22 Dec 2010) $
13  *
14  **/
15 /*****************************************************************************
16   *
17  * Copyright (C) 2012 Advanced Micro Devices, Inc.
18  * All rights reserved.
19  *
20  * Redistribution and use in source and binary forms, with or without
21  * modification, are permitted provided that the following conditions are met:
22  *     * Redistributions of source code must retain the above copyright
23  *       notice, this list of conditions and the following disclaimer.
24  *     * Redistributions in binary form must reproduce the above copyright
25  *       notice, this list of conditions and the following disclaimer in the
26  *       documentation and/or other materials provided with the distribution.
27  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
28  *       its contributors may be used to endorse or promote products derived
29  *       from this software without specific prior written permission.
30  *
31  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
32  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
33  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
34  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
35  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
36  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
37  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
38  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
39  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
40  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
41   *
42   * ***************************************************************************
43   *
44  */
45
46 /* This file contains routine that add platform specific support L1 */
47
48
49 #include "AGESA.h"
50 #include "AdvancedApi.h"
51 #include "mport.h"
52 #include "PlatformMemoryConfiguration.h"
53 #include "ma.h"
54 #include "Ids.h"
55 #include "cpuFamRegisters.h"
56 #include "mm.h"
57 #include "mn.h"
58 #include "mp.h"
59 #include "Filecode.h"
60 CODE_GROUP (G2_PEI)
61 RDATA_GROUP (G2_PEI)
62
63 #define FILECODE PROC_MEM_PS_DR_MPUDR2_FILECODE
64 /*----------------------------------------------------------------------------
65  *                          DEFINITIONS AND MACROS
66  *
67  *----------------------------------------------------------------------------
68  */
69
70 /*----------------------------------------------------------------------------
71  *                           TYPEDEFS AND STRUCTURES
72  *
73  *----------------------------------------------------------------------------
74  */
75
76 /*----------------------------------------------------------------------------
77  *                        PROTOTYPES OF LOCAL FUNCTIONS
78  *
79  *----------------------------------------------------------------------------
80  */
81 BOOLEAN
82 STATIC
83 MemPDoPsUDr2 (
84   IN OUT   MEM_NB_BLOCK *NBPtr
85   );
86
87 /*
88  *-----------------------------------------------------------------------------
89  *                                EXPORTED FUNCTIONS
90  *
91  *-----------------------------------------------------------------------------
92  */
93 STATIC CONST DRAM_TERM_ENTRY DrUDdr2DramTerm[] = {
94   {DDR400 + DDR533 + DDR667, ONE_DIMM, ANY_NUM, 1, 0, 0},
95   {DDR400 + DDR533, TWO_DIMM + THREE_DIMM + FOUR_DIMM, ANY_NUM, 1, 0, 0},
96   {DDR667, TWO_DIMM + THREE_DIMM, ANY_NUM, 1, 0, 0},
97   {DDR667, FOUR_DIMM, ANY_NUM, 3, 0, 0},
98   {DDR800, ONE_DIMM, ANY_NUM, 1, 0, 0},
99   {DDR800, TWO_DIMM + THREE_DIMM + FOUR_DIMM, ANY_NUM, 3, 0, 0},
100   {DDR1066, ONE_DIMM, ANY_NUM, 1, 0, 0}
101 };
102
103 /* -----------------------------------------------------------------------------*/
104 /**
105  *
106  *     This function is the constructor platform specific settings for U DIMM-DDR2 DR DDR2
107  *
108  *     @param[in,out]   *MemPtr           Pointer to MEM_DATA_STRUCTURE
109  *     @param[in,out]   *ChannelPtr       Pointer to CH_DEF_STRUCT
110  *     @param[in,out]   *PsPtr       Pointer to MEM_PS_BLOCK
111  *
112  *     @return          AGESA_SUCCESS
113  *
114  */
115
116 AGESA_STATUS
117 MemPConstructPsUDr2 (
118   IN OUT   MEM_DATA_STRUCT *MemPtr,
119   IN OUT   CH_DEF_STRUCT *ChannelPtr,
120   IN OUT   MEM_PS_BLOCK *PsPtr
121   )
122 {
123   ASSERT (MemPtr != 0);
124   ASSERT (ChannelPtr != 0);
125
126
127   if ((ChannelPtr->MCTPtr->LogicalCpuid.Family & AMD_FAMILY_10_RB) == 0) {
128     return AGESA_UNSUPPORTED;
129   }
130   if (ChannelPtr->TechType != DDR2_TECHNOLOGY) {
131     return AGESA_UNSUPPORTED;
132   }
133   if ((ChannelPtr->RegDimmPresent != 0) || (ChannelPtr->SODimmPresent != 0)) {
134     return AGESA_UNSUPPORTED;
135   }
136   PsPtr->MemPDoPs = MemPDoPsUDr2;
137   PsPtr->MemPGetPORFreqLimit = MemPGetPORFreqLimitDef;
138   return AGESA_SUCCESS;
139 }
140
141 /* -----------------------------------------------------------------------------*/
142 /**
143  *
144  *     This is function sets the platform specific settings for U-DDR2 DR DDR2
145  *
146  *     @param[in,out]   *NBPtr           Pointer to MEM_NB_BLOCK
147  *
148  *     @return          TRUE - Find settings for corresponding platform and dimm population.
149  *     @return          FALSE - Fail to find settings for corresponding platform and dimm population.
150  *
151  */
152
153 BOOLEAN
154 STATIC
155 MemPDoPsUDr2 (
156   IN OUT   MEM_NB_BLOCK *NBPtr
157   )
158 {
159   if (!MemPGetDramTerm (NBPtr, GET_SIZE_OF (DrUDdr2DramTerm), DrUDdr2DramTerm)) {
160     return FALSE;
161   }
162
163   return TRUE;
164 }
165