src/vendorcode/amd/agesa/f15/Proc/Mem/NB/mntrain2.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mntrain2.c
   6  *
   7  * Common Northbridge function for training flow for DDR2
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/NB)
  12  * @e \$Revision: 56279 $ @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  13  *
  14  **/
  15 /*****************************************************************************
  16 *
  17 * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18 * All rights reserved.
  19 *
  20 * Redistribution and use in source and binary forms, with or without
  21 * modification, are permitted provided that the following conditions are met:
  22 *     * Redistributions of source code must retain the above copyright
  23 *       notice, this list of conditions and the following disclaimer.
  24 *     * Redistributions in binary form must reproduce the above copyright
  25 *       notice, this list of conditions and the following disclaimer in the
  26 *       documentation and/or other materials provided with the distribution.
  27 *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28 *       its contributors may be used to endorse or promote products derived
  29 *       from this software without specific prior written permission.
  30 *
  31 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32 * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33 * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34 * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35 * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36 * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37 * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38 * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40 * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41 *
  42 * ***************************************************************************
  43 *
  44 */
  45
  46 /*
  47  *----------------------------------------------------------------------------
  48  *                                MODULES USED
  49  *
  50  *----------------------------------------------------------------------------
  51  */
  52
  53
  54
  55 #include "AGESA.h"
  56 #include "amdlib.h"
  57 #include "Ids.h"
  58 #include "OptionMemory.h"
  59 #include "mm.h"
  60 #include "mn.h"
  61 #include "mt.h"
  62 #include "Filecode.h"
  63 CODE_GROUP (G1_PEICC)
  64 RDATA_GROUP (G2_PEI)
  65
  66 #define FILECODE PROC_MEM_NB_MNTRAIN2_FILECODE
  67 /* features */
  68 #include "mftds.h"
  69 /*----------------------------------------------------------------------------
  70  *                          DEFINITIONS AND MACROS
  71  *
  72  *----------------------------------------------------------------------------
  73  */
  74
  75 /*----------------------------------------------------------------------------
  76  *                           TYPEDEFS AND STRUCTURES
  77  *
  78  *----------------------------------------------------------------------------
  79  */
  80
  81 /*----------------------------------------------------------------------------
  82  *                        PROTOTYPES OF LOCAL FUNCTIONS
  83  *
  84  *----------------------------------------------------------------------------
  85  */
  86
  87 /*----------------------------------------------------------------------------
  88  *                            EXPORTED FUNCTIONS
  89  *
  90  *----------------------------------------------------------------------------
  91  */
  92 extern MEM_TECH_FEAT_BLOCK memTechTrainingFeatDDR2;
  93
  94 /* -----------------------------------------------------------------------------*/
  95 /**
  96  *
  97  *   This function initiates DQS training
  98  *
  99  *     @param[in,out]   *NBPtr   - Pointer to the MEM_NB_BLOCK
 100  *
 101  */
 102
 103 BOOLEAN
 104 MemNDQSTiming2Nb (
 105   IN OUT   MEM_NB_BLOCK *NBPtr
 106   )
 107 {
 108   MEM_TECH_BLOCK *TechPtr;
 109
 110   TechPtr = NBPtr->TechPtr;
 111   if (TechPtr->NBPtr->MCTPtr->NodeMemSize) {
 112     AGESA_TESTPOINT (TpProcMemBeforeAgesaHookBeforeDQSTraining, &NBPtr->MemPtr->StdHeader);
 113     AgesaHookBeforeDQSTraining (NBPtr->MCTPtr->SocketId, TechPtr->NBPtr->MemPtr);
 114     AGESA_TESTPOINT (TpProcMemAfterAgesaHookBeforeDQSTraining, &NBPtr->MemPtr->StdHeader);
 115     //Execute Technology specific training features
 116     if (memTechTrainingFeatDDR2.NonOptimizedSWDQSRecEnTrainingPart1 (TechPtr)) {
 117       if (memTechTrainingFeatDDR2.OptimizedSwDqsRecEnTrainingPart1 (TechPtr)) {
 118         MemFInitTableDrive (NBPtr, MTAfterSwRxEnTrn);
 119         if (memTechTrainingFeatDDR2.NonOptimizedSRdWrPosTraining (TechPtr)) {
 120           if (memTechTrainingFeatDDR2.OptimizedSRdWrPosTraining (TechPtr)) {
 121             MemFInitTableDrive (NBPtr, MTAfterDqsRwPosTrn);
 122             if (memTechTrainingFeatDDR2.MaxRdLatencyTraining (TechPtr)) {
 123               MemFInitTableDrive (NBPtr, MTAfterMaxRdLatTrn);
 124             }
 125           }
 126         }
 127       }
 128     }
 129     MemTMarkTrainFail (TechPtr);
 130   }
 131   return TRUE;
 132 }