src/vendorcode/amd/agesa/f15/Proc/Mem/NB/DR/mnprotodr.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mnprotodr.c
   6  *
   7  * Northbridge support functions for Errata and early samples
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/NB/DR)
  12  * @e \$Revision: 56279 $ @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  13  *
  14  **/
  15 /*****************************************************************************
  16 *
  17 * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18 * All rights reserved.
  19 *
  20 * Redistribution and use in source and binary forms, with or without
  21 * modification, are permitted provided that the following conditions are met:
  22 *     * Redistributions of source code must retain the above copyright
  23 *       notice, this list of conditions and the following disclaimer.
  24 *     * Redistributions in binary form must reproduce the above copyright
  25 *       notice, this list of conditions and the following disclaimer in the
  26 *       documentation and/or other materials provided with the distribution.
  27 *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28 *       its contributors may be used to endorse or promote products derived
  29 *       from this software without specific prior written permission.
  30 *
  31 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32 * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33 * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34 * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35 * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36 * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37 * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38 * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40 * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41 *
  42 * ***************************************************************************
  43 *
  44 */
  45
  46
  47
  48 #include "AGESA.h"
  49 #include "mport.h"
  50 #include "mm.h"
  51 #include "mn.h"
  52 #include "OptionMemory.h"       // need def for MEM_FEAT_BLOCK_NB
  53 #include "mndr.h"
  54 #include "cpuFamRegisters.h"
  55 #include "Filecode.h"
  56 CODE_GROUP (G1_PEICC)
  57 RDATA_GROUP (G2_PEI)
  58
  59 #define FILECODE PROC_MEM_NB_DR_MNPROTODR_FILECODE
  60
  61 /*----------------------------------------------------------------------------
  62  *                        PROTOTYPES OF LOCAL FUNCTIONS
  63  *
  64  *----------------------------------------------------------------------------
  65  */
  66 VOID
  67 STATIC
  68 MemNTrainFenceWHardCodeValDr (
  69   IN OUT   MEM_NB_BLOCK *NBPtr
  70   );
  71
  72 /*
  73  *-----------------------------------------------------------------------------
  74  *                                EXPORTED FUNCTIONS
  75  *
  76  *-----------------------------------------------------------------------------
  77  */
  78
  79 /* -----------------------------------------------------------------------------*/
  80 /**
  81  *
  82  *
  83  *   This function conditionally executes specific Phy fence training function.
  84  *
  85  *     @param[in,out]   *NBPtr   - Pointer to the MEM_NB_BLOCK
  86  *
  87  */
  88
  89 VOID
  90 MemPPhyFenceTrainingDr (
  91   IN OUT   MEM_NB_BLOCK *NBPtr
  92   )
  93 {
  94   if (NBPtr->GetBitField (NBPtr, BFDdr3Mode) == 0) {
  95     //DDR2 specific.
  96     if (NBPtr->MCTPtr->LogicalCpuid.Revision & AMD_F10_C0) {
  97       MemNTrainFenceWHardCodeValDr (NBPtr);
  98     } else {
  99       MemNTrainPhyFenceNb (NBPtr);
 100     }
 101   } else {
 102     //DDR3 specific.
 103     MemNTrainPhyFenceNb (NBPtr);
 104   }
 105 }
 106
 107 /* -----------------------------------------------------------------------------*/
 108 /**
 109  *
 110  *
 111  *   This function executes hardcoded Phy fence training.
 112  *
 113  *     @param[in,out]   *NBPtr   - Pointer to the MEM_NB_BLOCK
 114  *
 115  */
 116
 117 VOID
 118 STATIC
 119 MemNTrainFenceWHardCodeValDr (
 120   IN OUT   MEM_NB_BLOCK *NBPtr
 121   )
 122 {
 123   UINT8 Dct;
 124   UINT8 CurDct;
 125   UINT16 Speed;
 126
 127   CurDct = NBPtr->Dct;
 128   if (NBPtr->MCTPtr->NodeMemSize) {
 129     for (Dct = 0; Dct < MAX_DCTS_PER_NODE_DR; Dct++) {
 130       NBPtr->SwitchDCT (NBPtr, Dct);
 131       Speed = NBPtr->DCTPtr->Timings.Speed;
 132       NBPtr->SetBitField (NBPtr, BFPhyFence, ((Speed == DDR800_FREQUENCY) || (Speed == DDR1066_FREQUENCY)) ? 20 : 20);
 133       NBPtr->SetBitField (NBPtr, BFSlowAccessMode, (NBPtr->ChannelPtr->SlowMode) ? 1 : 0);
 134       NBPtr->SetBitField (NBPtr, BFODCControl, NBPtr->ChannelPtr->DctOdcCtl);
 135       NBPtr->SetBitField (NBPtr, BFAddrTmgControl, NBPtr->ChannelPtr->DctAddrTmg);
 136     }
 137   }
 138
 139   NBPtr->SwitchDCT (NBPtr, CurDct);
 140 }
 141
 142 /* -----------------------------------------------------------------------------*/
 143 /**
 144  *
 145  *
 146  *   This function executes Node memory 1GB boundary alignment.
 147  *
 148  *     @param[in,out]   *NBPtr   - Pointer to the MEM_NB_BLOCK
 149  *     @param[in,out]   *NodeSysLimit   - Pointer to the NodeSysLimit
 150  *
 151  */
 152
 153 VOID
 154 MemPNodeMemBoundaryDr (
 155   IN OUT   MEM_NB_BLOCK *NBPtr,
 156   IN OUT   UINT32 *NodeSysLimit
 157   )
 158 {
 159   if (NBPtr->GetBitField (NBPtr, BFDdr3Mode) == 0) {
 160     // only apply to DDR2.
 161     if (*NodeSysLimit > ((UINT32)1 << (30 - 16))) {
 162       // if (NodeSysLimit > 1GB) then set to Node limit to 1GB boundary for each node
 163       *NodeSysLimit += 1;
 164       *NodeSysLimit &= 0xFFFFC000;
 165       *NodeSysLimit -= 1;
 166     }
 167   }
 168 }
 169