src/vendorcode/amd/agesa/f15/Proc/Mem/Main/PH/mmflowPh.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mmflowPh.c
   6  *
   7  * Main Memory initialization sequence for PH
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/Main/PH)
  12  * @e \$Revision: 60400 $ @e \$Date: 2011-10-14 00:40:33 -0600 (Fri, 14 Oct 2011) $
  13  *
  14  **/
  15 /*****************************************************************************
  16 *
  17 * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18 * All rights reserved.
  19 *
  20 * Redistribution and use in source and binary forms, with or without
  21 * modification, are permitted provided that the following conditions are met:
  22 *     * Redistributions of source code must retain the above copyright
  23 *       notice, this list of conditions and the following disclaimer.
  24 *     * Redistributions in binary form must reproduce the above copyright
  25 *       notice, this list of conditions and the following disclaimer in the
  26 *       documentation and/or other materials provided with the distribution.
  27 *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28 *       its contributors may be used to endorse or promote products derived
  29 *       from this software without specific prior written permission.
  30 *
  31 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32 * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33 * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34 * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35 * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36 * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37 * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38 * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40 * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41 *
  42 * ***************************************************************************
  43 *
  44 */
  45
  46 /*
  47  *----------------------------------------------------------------------------
  48  *                                MODULES USED
  49  *
  50  *----------------------------------------------------------------------------
  51  */
  52
  53
  54
  55 #include "AGESA.h"
  56 #include "Ids.h"
  57 #include "OptionMemory.h"
  58 #include "mm.h"
  59 #include "mn.h"
  60 #include "mnPh.h"
  61 #include "mt.h"
  62 #include "cpuFamilyTranslation.h"
  63 #include "Filecode.h"
  64 #include "GeneralServices.h"
  65 CODE_GROUP (G1_PEICC)
  66 RDATA_GROUP (G2_PEI)
  67
  68 #define FILECODE PROC_MEM_MAIN_PH_MMFLOWPH_FILECODE
  69 /* features */
  70 #include "mftds.h"
  71
  72 extern MEM_FEAT_BLOCK_MAIN MemFeatMain;
  73
  74 /*----------------------------------------------------------------------------
  75  *                          DEFINITIONS AND MACROS
  76  *
  77  *----------------------------------------------------------------------------
  78  */
  79
  80 /*----------------------------------------------------------------------------
  81  *                           TYPEDEFS AND STRUCTURES
  82  *
  83  *----------------------------------------------------------------------------
  84  */
  85
  86 /*----------------------------------------------------------------------------
  87  *                        PROTOTYPES OF LOCAL FUNCTIONS
  88  *
  89  *----------------------------------------------------------------------------
  90  */
  91
  92 /*----------------------------------------------------------------------------
  93  *                            EXPORTED FUNCTIONS
  94  *
  95  *----------------------------------------------------------------------------
  96  */
  97 /* -----------------------------------------------------------------------------*/
  98 /**
  99  *
 100  *
 101  *      This function defines the memory initialization flow for
 102  *      systems that only support PH processors.
 103  *
 104  *     @param[in,out]   *MemMainPtr   - Pointer to the MEM_MAIN_DATA_BLOCK
 105  *
 106  *     @return          AGESA_STATUS
 107  *                          - AGESA_ALERT
 108  *                          - AGESA_FATAL
 109  *                          - AGESA_SUCCESS
 110  *                          - AGESA_WARNING
 111  */
 112 AGESA_STATUS
 113 MemMFlowPh (
 114   IN OUT   MEM_MAIN_DATA_BLOCK *MemMainPtr
 115   )
 116 {
 117   UINT8   Node;
 118   UINT8   NodeCnt;
 119   MEM_NB_BLOCK  *NBPtr;
 120   MEM_TECH_BLOCK *TechPtr;
 121   MEM_DATA_STRUCT *MemPtr;
 122
 123   NBPtr = MemMainPtr->NBPtr;
 124   TechPtr = MemMainPtr->TechPtr;
 125   NodeCnt = MemMainPtr->DieCount;
 126   MemPtr = MemMainPtr->MemPtr;
 127
 128   GetLogicalIdOfSocket (MemPtr->DiesPerSystem[BSP_DIE].SocketId, &(MemPtr->DiesPerSystem[BSP_DIE].LogicalCpuid), &(MemPtr->StdHeader));
 129   if (!MemNIsIdSupportedPh (NBPtr, &(MemPtr->DiesPerSystem[BSP_DIE].LogicalCpuid))) {
 130     MemPtr->IsFlowControlSupported = FALSE;
 131     return AGESA_FATAL;
 132   } else {
 133     MemPtr->IsFlowControlSupported = TRUE;
 134   }
 135
 136   for (Node = 0; Node < NodeCnt; Node++) {
 137     MemFInitTableDrive (&NBPtr[Node], MTBeforeInitializeMCT);
 138   }
 139
 140   //----------------------------------------------------------------
 141   // Initialize MCT
 142   //----------------------------------------------------------------
 143   AGESA_TESTPOINT (TpProcMemInitializeMCT, &(MemMainPtr->MemPtr->StdHeader));
 144   for (Node = 0; Node < NodeCnt; Node++) {
 145     if (!NBPtr[Node].InitializeMCT (&NBPtr[Node])) {
 146       return AGESA_FATAL;
 147     }
 148   }
 149
 150   //----------------------------------------------------------------
 151   // Low voltage DDR3
 152   //----------------------------------------------------------------
 153   // Levelize DDR3 voltage based on socket, as each socket has its own voltage for dimms.
 154   AGESA_TESTPOINT (TpProcMemLvDdr3, &(MemMainPtr->MemPtr->StdHeader));
 155   if (!MemFeatMain.LvDDR3 (MemMainPtr)) {
 156     return AGESA_FATAL;
 157   }
 158
 159   //----------------------------------------------------------------
 160   // Initialize DRAM and DCTs, and Create Memory Map
 161   //----------------------------------------------------------------
 162   AGESA_TESTPOINT (TpProcMemInitMCT, &(MemMainPtr->MemPtr->StdHeader));
 163   for (Node = 0; Node < NodeCnt; Node++) {
 164     // Initialize Memory Controller and Dram
 165     IDS_HDT_CONSOLE (MEM_STATUS, "Node %d\n", Node);
 166
 167     if (!NBPtr[Node].InitMCT (&NBPtr[Node])) {
 168       return AGESA_FATAL; // fatalexit
 169     }
 170
 171     // Create memory map
 172     AGESA_TESTPOINT (TpProcMemSystemMemoryMapping, &(MemMainPtr->MemPtr->StdHeader));
 173     if (!NBPtr[Node].HtMemMapInit (&NBPtr[Node])) {
 174       return AGESA_FATAL;
 175     }
 176   }
 177
 178   //----------------------------------------------------
 179   // If there is no dimm on the system, do fatal exit
 180   //----------------------------------------------------
 181   if (NBPtr[BSP_DIE].RefPtr->SysLimit == 0) {
 182     PutEventLog (AGESA_FATAL, MEM_ERROR_NO_DIMM_FOUND_ON_SYSTEM, 0, 0, 0, 0, &(MemMainPtr->MemPtr->StdHeader));
 183     ASSERT (FALSE);
 184     return AGESA_FATAL;
 185   }
 186
 187   //----------------------------------------------------------------
 188   // Synchronize DCTs
 189   //----------------------------------------------------------------
 190   AGESA_TESTPOINT (TpProcMemSynchronizeDcts, &(MemMainPtr->MemPtr->StdHeader));
 191   for (Node = 0; Node < NodeCnt; Node++) {
 192     if (!NBPtr[Node].SyncDctsReady (&NBPtr[Node])) {
 193       return AGESA_FATAL;
 194     }
 195   }
 196
 197   //----------------------------------------------------------------
 198   // CpuMemTyping
 199   //----------------------------------------------------------------
 200   AGESA_TESTPOINT (TpProcMemMtrrConfiguration, &(MemMainPtr->MemPtr->StdHeader));
 201   if (!NBPtr[BSP_DIE].CpuMemTyping (&NBPtr[BSP_DIE])) {
 202     return AGESA_FATAL;
 203   }
 204
 205   //----------------------------------------------------------------
 206   // Before Training Table values
 207   //----------------------------------------------------------------
 208   for (Node = 0; Node < NodeCnt; Node++) {
 209     MemFInitTableDrive (&NBPtr[Node], MTBeforeTrn);
 210   }
 211
 212   //----------------------------------------------------------------
 213   // Memory Context Restore
 214   //----------------------------------------------------------------
 215   if (!MemFeatMain.MemRestore (MemMainPtr)) {
 216     // Do DQS training only if memory context restore fails
 217
 218     //----------------------------------------------------------------
 219     // Training
 220     //----------------------------------------------------------------
 221     MemMainPtr->mmSharedPtr->DimmExcludeFlag = TRAINING;
 222     AGESA_TESTPOINT (TpProcMemDramTraining, &(MemMainPtr->MemPtr->StdHeader));
 223     IDS_SKIP_HOOK (IDS_BEFORE_DQS_TRAINING, MemMainPtr, &(MemMainPtr->MemPtr->StdHeader)) {
 224       if (!MemFeatMain.Training (MemMainPtr)) {
 225         return AGESA_FATAL;
 226       }
 227     }
 228     IDS_HDT_CONSOLE (MEM_FLOW, "\nEnd DQS training\n\n");
 229   }
 230
 231   //----------------------------------------------------------------
 232   // Disable chipselects that fail training
 233   //----------------------------------------------------------------
 234   MemMainPtr->mmSharedPtr->DimmExcludeFlag = END_TRAINING;
 235   MemFeatMain.ExcludeDIMM (MemMainPtr);
 236   MemMainPtr->mmSharedPtr->DimmExcludeFlag = NORMAL;
 237
 238   //----------------------------------------------------------------
 239   // OtherTiming
 240   //----------------------------------------------------------------
 241   AGESA_TESTPOINT (TpProcMemOtherTiming, &(MemMainPtr->MemPtr->StdHeader));
 242   for (Node = 0; Node < NodeCnt; Node++) {
 243     if (!NBPtr[Node].OtherTiming (&NBPtr[Node])) {
 244       return AGESA_FATAL;
 245     }
 246   }
 247
 248   //----------------------------------------------------------------
 249   // After Training Table values
 250   //----------------------------------------------------------------
 251   for (Node = 0; Node < NodeCnt; Node++) {
 252     MemFInitTableDrive (&NBPtr[Node], MTAfterTrn);
 253   }
 254
 255   //----------------------------------------------------------------
 256   // SetDqsEccTimings
 257   //----------------------------------------------------------------
 258   AGESA_TESTPOINT (TpProcMemSetDqsEccTmgs, &(MemMainPtr->MemPtr->StdHeader));
 259   for (Node = 0; Node < NodeCnt; Node++) {
 260     if (!TechPtr[Node].SetDqsEccTmgs (&TechPtr[Node])) {
 261       return AGESA_FATAL;
 262     }
 263   }
 264
 265   //----------------------------------------------------------------
 266   // Online Spare
 267   //----------------------------------------------------------------
 268   if (!MemFeatMain.OnlineSpare (MemMainPtr)) {
 269     return AGESA_FATAL;
 270   }
 271
 272   //----------------------------------------------------------------
 273   // Interleave banks
 274   //----------------------------------------------------------------
 275   for (Node = 0; Node < NodeCnt; Node++) {
 276     if (NBPtr[Node].FeatPtr->InterleaveBanks (&NBPtr[Node])) {
 277       if (NBPtr[Node].MCTPtr->ErrCode == AGESA_FATAL) {
 278         return AGESA_FATAL;
 279       }
 280     }
 281   }
 282
 283   //----------------------------------------------------------------
 284   // Interleave Nodes
 285   //----------------------------------------------------------------
 286   if (!MemFeatMain.InterleaveNodes (MemMainPtr)) {
 287     return AGESA_FATAL;
 288   }
 289
 290   //----------------------------------------------------------------
 291   // Interleave channels
 292   //----------------------------------------------------------------
 293   for (Node = 0; Node < NodeCnt; Node++) {
 294     if (NBPtr[Node].FeatPtr->InterleaveChannels (&NBPtr[Node])) {
 295       if (NBPtr[Node].MCTPtr->ErrCode == AGESA_FATAL) {
 296         return AGESA_FATAL;
 297       }
 298     }
 299   }
 300
 301   //----------------------------------------------------------------
 302   // After Programming Interleave registers
 303   //----------------------------------------------------------------
 304   for (Node = 0; Node < NodeCnt; Node++) {
 305     MemFInitTableDrive (&NBPtr[Node], MTAfterInterleave);
 306   }
 307
 308   //----------------------------------------------------------------
 309   // UMA Allocation & UMAMemTyping
 310   //----------------------------------------------------------------
 311   AGESA_TESTPOINT (TpProcMemUMAMemTyping, &(MemMainPtr->MemPtr->StdHeader));
 312   if (!MemFeatMain.UmaAllocation (MemMainPtr)) {
 313     return AGESA_FATAL;
 314   }
 315
 316   //----------------------------------------------------------------
 317   // ECC
 318   //----------------------------------------------------------------
 319   if (!MemFeatMain.InitEcc (MemMainPtr)) {
 320     return AGESA_FATAL;
 321   }
 322
 323   //----------------------------------------------------------------
 324   // Memory Clear
 325   //----------------------------------------------------------------
 326   AGESA_TESTPOINT (TpProcMemMemClr, &(MemMainPtr->MemPtr->StdHeader));
 327   if (!MemFeatMain.MemClr (MemMainPtr)) {
 328     return AGESA_FATAL;
 329   }
 330
 331   //----------------------------------------------------------------
 332   // Interleave region
 333   //----------------------------------------------------------------
 334   NBPtr[BSP_DIE].FeatPtr->InterleaveRegion (&NBPtr[BSP_DIE]);
 335
 336   //----------------------------------------------------------------
 337   // OnDimm Thermal
 338   //----------------------------------------------------------------
 339   for (Node = 0; Node < NodeCnt; Node++) {
 340     if (NBPtr[Node].FeatPtr->OnDimmThermal (&NBPtr[Node])) {
 341       if (NBPtr[Node].MCTPtr->ErrCode == AGESA_FATAL) {
 342         return AGESA_FATAL;
 343       }
 344     }
 345   }
 346
 347   //----------------------------------------------------------------
 348   // Finalize MCT
 349   //----------------------------------------------------------------
 350   for (Node = 0; Node < NodeCnt; Node++) {
 351     if (!NBPtr[Node].FinalizeMCT (&NBPtr[Node])) {
 352       return AGESA_FATAL;
 353     }
 354   }
 355
 356   //----------------------------------------------------------------
 357   // After Finalize MCT
 358   //----------------------------------------------------------------
 359   for (Node = 0; Node < NodeCnt; Node++) {
 360     MemFInitTableDrive (&NBPtr[Node], MTAfterFinalizeMCT);
 361   }
 362
 363   //----------------------------------------------------------------
 364   // Memory Context Save
 365   //----------------------------------------------------------------
 366   MemFeatMain.MemSave (MemMainPtr);
 367
 368   //----------------------------------------------------------------
 369   // Memory DMI support
 370   //----------------------------------------------------------------
 371   if (!MemFeatMain.MemDmi (MemMainPtr)) {
 372     return AGESA_CRITICAL;
 373   }
 374
 375   return AGESA_SUCCESS;
 376 }
 377
 378 /*----------------------------------------------------------------------------
 379  *                              LOCAL FUNCTIONS
 380  *
 381  *----------------------------------------------------------------------------
 382  */