src/vendorcode/amd/agesa/f15/Proc/HT/Fam10/htNbCoherentFam10.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * Coherent Family 10h Routines.
   6  *
   7  * Coherent feature Northbridge implementation specific to Family 10h processors.
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project:      AGESA
  11  * @e sub-project:  HyperTransport
  12  * @e \$Revision: 56279 $   @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  13  *
  14  */
  15 /*
  16 *****************************************************************************
  17 *
  18 * Copyright (C) 2012 Advanced Micro Devices, Inc.
  19 * All rights reserved.
  20 *
  21 * Redistribution and use in source and binary forms, with or without
  22 * modification, are permitted provided that the following conditions are met:
  23 *     * Redistributions of source code must retain the above copyright
  24 *       notice, this list of conditions and the following disclaimer.
  25 *     * Redistributions in binary form must reproduce the above copyright
  26 *       notice, this list of conditions and the following disclaimer in the
  27 *       documentation and/or other materials provided with the distribution.
  28 *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  29 *       its contributors may be used to endorse or promote products derived
  30 *       from this software without specific prior written permission.
  31 *
  32 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  33 * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  34 * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  35 * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  36 * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  37 * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  38 * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  39 * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  40 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  41 * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  42 *
  43 * ***************************************************************************
  44 *
  45 */
  46
  47 /*
  48  *----------------------------------------------------------------------------
  49  *                                MODULES USED
  50  *
  51  *----------------------------------------------------------------------------
  52  */
  53
  54
  55
  56 #include "AGESA.h"
  57 #include "amdlib.h"
  58 #include "Ids.h"
  59 #include "Topology.h"
  60 #include "htFeat.h"
  61 #include "htNb.h"
  62 #include "htNbCommonHardware.h"
  63 #include "htNbCoherentFam10.h"
  64 #include "Filecode.h"
  65 CODE_GROUP (G1_PEICC)
  66 RDATA_GROUP (G2_PEI)
  67
  68 #define FILECODE PROC_HT_FAM10_HTNBCOHERENTFAM10_FILECODE
  69 /*----------------------------------------------------------------------------
  70  *                          DEFINITIONS AND MACROS
  71  *
  72  *----------------------------------------------------------------------------
  73  */
  74
  75 /*----------------------------------------------------------------------------------------*/
  76 /**
  77  * Return whether the current configuration exceeds the capability.
  78  *
  79  * @HtNbMethod{::F_IS_EXCEEDED_CAPABLE}.
  80  *
  81  * Get Node capability and update the minimum supported system capability.
  82  *
  83  * @param[in]     Node     the Node
  84  * @param[in]     State    sysMpCap (updated) and NodesDiscovered
  85  * @param[in]     Nb       this northbridge
  86  *
  87  * @retval        TRUE     system is not capable of current config.
  88  * @retval        FALSE    system is capable of current config.
  89  */
  90 BOOLEAN
  91 Fam10IsExceededCapable (
  92   IN       UINT8       Node,
  93   IN       STATE_DATA  *State,
  94   IN       NORTHBRIDGE *Nb
  95   )
  96 {
  97   UINT32 Temp;
  98   UINT8 MaxNodes;
  99   PCI_ADDR Reg;
 100
 101   ASSERT (Node < MAX_NODES);
 102
 103   Reg.AddressValue = MAKE_SBDFO (MakePciSegmentFromNode (Node),
 104                                  MakePciBusFromNode (Node),
 105                                  MakePciDeviceFromNode (Node),
 106                                  CPU_NB_FUNC_03,
 107                                  REG_NB_CAPABILITY_3XE8);
 108
 109   LibAmdPciReadBits (Reg, 18, 16, &Temp, Nb->ConfigHandle);
 110
 111   if (Temp != 0) {
 112     MaxNodes = (UINT8) (1 << (~Temp & 0x3));  // That is, 1, 2, 4, or 8
 113   } else {
 114     MaxNodes = 8;
 115   }
 116   if (State->SysMpCap > MaxNodes) {
 117     State->SysMpCap = MaxNodes;
 118   }
 119   // Note since sysMpCap is one based and NodesDiscovered is zero based, equal returns true
 120   //
 121   return ((BOOLEAN) (State->SysMpCap <= State->NodesDiscovered));
 122 }
 123
 124 /**
 125  * Stop a link, so that it is isolated from a connected device.
 126  *
 127  * @HtNbMethod{::F_STOP_LINK}.
 128  *
 129  * Use is for fatal incompatible configurations, or for user interface
 130  * request to power off a link (IgnoreLink, SkipRegang).
 131  * Set ConnDly to make the power effective at the warm reset.
 132  * Set XMT and RCV off.
 133  *
 134  * @param[in] Node   the node to stop a link on.
 135  * @param[in] Link   the link to stop.
 136  * @param[in] State  access to special routine for writing link control register
 137  * @param[in] Nb     this northbridge.
 138  */
 139 VOID
 140 Fam10StopLink (
 141   IN       UINT8       Node,
 142   IN       UINT8       Link,
 143   IN       STATE_DATA  *State,
 144   IN       NORTHBRIDGE *Nb
 145   )
 146 {
 147   UINT32 Temp;
 148   PCI_ADDR Reg;
 149
 150   // Set ConnDly
 151   Reg.AddressValue = MAKE_SBDFO (MakePciSegmentFromNode (Node),
 152                                  MakePciBusFromNode (Node),
 153                                  MakePciDeviceFromNode (Node),
 154                                  CPU_HTNB_FUNC_00,
 155                                  REG_LINK_GLOBAL_EXT_CONTROL_0x16C);
 156   Temp = 1;
 157   LibAmdPciWriteBits (Reg, 8, 8, &Temp, Nb->ConfigHandle);
 158   // Set TransOff and EndOfChain
 159   Reg = Nb->MakeLinkBase (Node, Link, Nb);
 160   Reg.Address.Register += HTHOST_LINK_CONTROL_REG;
 161   Temp = 3;
 162   State->HtFeatures->SetHtControlRegisterBits (Reg, 7, 6, &Temp, State);
 163 }