src/vendorcode/amd/agesa/f15/Proc/CPU/Family/0x10/cpuF10Cpb.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * AMD Family_10 CPB Initialization
   6  *
   7  * Enables core performance boost.
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project:      AGESA
  11  * @e sub-project:  CPU/F10
  12  * @e \$Revision: 56279 $   @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  13  *
  14  */
  15 /*
  16  ******************************************************************************
  17  *
  18  * Copyright (C) 2012 Advanced Micro Devices, Inc.
  19  * All rights reserved.
  20  *
  21  * Redistribution and use in source and binary forms, with or without
  22  * modification, are permitted provided that the following conditions are met:
  23  *     * Redistributions of source code must retain the above copyright
  24  *       notice, this list of conditions and the following disclaimer.
  25  *     * Redistributions in binary form must reproduce the above copyright
  26  *       notice, this list of conditions and the following disclaimer in the
  27  *       documentation and/or other materials provided with the distribution.
  28  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  29  *       its contributors may be used to endorse or promote products derived
  30  *       from this software without specific prior written permission.
  31  *
  32  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  33  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  34  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  35  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  36  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  37  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  38  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  39  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  40  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  41  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  42  *
  43  ******************************************************************************
  44  */
  45
  46 /*----------------------------------------------------------------------------------------
  47  *                             M O D U L E S    U S E D
  48  *----------------------------------------------------------------------------------------
  49  */
  50 #include "AGESA.h"
  51 #include "amdlib.h"
  52 #include "GeneralServices.h"
  53 #include "cpuFamilyTranslation.h"
  54 #include "cpuF10PowerMgmt.h"
  55 #include "cpuFeatures.h"
  56 #include "cpuRegisters.h"
  57 #include "cpuF10Utilities.h"
  58 #include "cpuCpb.h"
  59 #include "Filecode.h"
  60 CODE_GROUP (G1_PEICC)
  61 RDATA_GROUP (G2_PEI)
  62
  63 #define FILECODE PROC_CPU_FAMILY_0X10_CPUF10CPB_FILECODE
  64
  65 /*----------------------------------------------------------------------------------------
  66  *                   D E F I N I T I O N S    A N D    M A C R O S
  67  *----------------------------------------------------------------------------------------
  68  */
  69
  70 /*----------------------------------------------------------------------------------------
  71  *                  T Y P E D E F S     A N D     S T R U C T U R E S
  72  *----------------------------------------------------------------------------------------
  73  */
  74
  75 /*----------------------------------------------------------------------------------------
  76  *           P R O T O T Y P E S     O F     L O C A L     F U N C T I O N S
  77  *----------------------------------------------------------------------------------------
  78  */
  79
  80 /*----------------------------------------------------------------------------------------
  81  *                          E X P O R T E D    F U N C T I O N S
  82  *----------------------------------------------------------------------------------------
  83  */
  84
  85 /*---------------------------------------------------------------------------------------*/
  86 /**
  87  * BSC entry point for checking whether or not CPB is supported.
  88  *
  89  * @param[in]  CpbServices             The current CPU's family services.
  90  * @param[in]  PlatformConfig          Contains the runtime modifiable feature input data.
  91  * @param[in]  Socket                  Zero based socket number to check.
  92  * @param[in]  StdHeader               Config handle for library and services.
  93  *
  94  * @retval     TRUE                    CPB is supported.
  95  * @retval     FALSE                   CPB is not supported.
  96  *
  97  */
  98 BOOLEAN
  99 STATIC
 100 F10IsCpbSupported (
 101   IN       CPB_FAMILY_SERVICES    *CpbServices,
 102   IN       PLATFORM_CONFIGURATION *PlatformConfig,
 103   IN       UINT32                 Socket,
 104   IN       AMD_CONFIG_PARAMS      *StdHeader
 105   )
 106 {
 107   UINT8        NumBoostStates;
 108
 109   NumBoostStates = F10GetNumberOfBoostedPstatesOnCore (StdHeader);
 110   return (BOOLEAN) (NumBoostStates != 0);
 111 }
 112
 113
 114 /*---------------------------------------------------------------------------------------*/
 115 /**
 116  * BSC entry point for for enabling Core Performance Boost.
 117  *
 118  * Set up F4x15C[BoostSrc] and start the PDMs according to the BKDG.
 119  *
 120  * @param[in]  CpbServices             The current CPU's family services.
 121  * @param[in]  PlatformConfig          Contains the runtime modifiable feature input data.
 122  * @param[in]  EntryPoint              Current CPU feature dispatch point.
 123  * @param[in]  Socket                  Zero based socket number to check.
 124  * @param[in]  StdHeader               Config handle for library and services.
 125  *
 126  * @retval     AGESA_SUCCESS           Always succeeds.
 127  *
 128  */
 129 AGESA_STATUS
 130 STATIC
 131 F10InitializeCpb (
 132   IN       CPB_FAMILY_SERVICES    *CpbServices,
 133   IN       PLATFORM_CONFIGURATION *PlatformConfig,
 134   IN       UINT64                 EntryPoint,
 135   IN       UINT32                 Socket,
 136   IN       AMD_CONFIG_PARAMS      *StdHeader
 137   )
 138 {
 139   UINT32       CpbControl;
 140   UINT32       Module;
 141   PCI_ADDR     PciAddress;
 142   AGESA_STATUS IgnoredSts;
 143
 144   if ((EntryPoint & CPU_FEAT_BEFORE_PM_INIT) != 0) {
 145     for (Module = 0; Module < (UINT8)GetPlatformNumberOfModules (); Module++) {
 146       GetPciAddress (StdHeader, Socket, Module, &PciAddress, &IgnoredSts);
 147       PciAddress.Address.Function = FUNC_4;
 148       PciAddress.Address.Register = CPB_CTRL_REG;
 149       LibAmdPciRead (AccessWidth32, PciAddress, &CpbControl, StdHeader);
 150       ((CPB_CTRL_REGISTER *) (&CpbControl))->BoostSrc = 3;
 151       IDS_OPTION_HOOK (IDS_CPB_CTRL, &CpbControl, StdHeader);
 152       LibAmdPciWrite (AccessWidth32, PciAddress, &CpbControl, StdHeader);
 153
 154       PciAddress.Address.Function = FUNC_3;
 155       PciAddress.Address.Register = POPUP_PSTATE_REG;
 156       LibAmdPciRead (AccessWidth32, PciAddress, &CpbControl, StdHeader);
 157       ((POPUP_PSTATE_REGISTER *) (&CpbControl))->CacheFlushPopDownEn = 1;
 158       LibAmdPciWrite (AccessWidth32, PciAddress, &CpbControl, StdHeader);
 159     }
 160   }
 161   return AGESA_SUCCESS;
 162 }
 163
 164 CONST CPB_FAMILY_SERVICES ROMDATA F10CpbSupport =
 165 {
 166   0,
 167   F10IsCpbSupported,
 168   F10InitializeCpb
 169 };