src/vendorcode/amd/agesa/f15/Proc/CPU/Family/0x10/RevC/F10RevCMsrTables.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * AMD Family_10 Rev C, MSR tables with values as defined in BKDG
   6  *
   7  * @xrefitem bom "File Content Label" "Release Content"
   8  * @e project:      AGESA
   9  * @e sub-project:  CPU
  10  * @e \$Revision: 56279 $   @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  11  *
  12  */
  13 /*
  14  ******************************************************************************
  15  *
  16  * Copyright (C) 2012 Advanced Micro Devices, Inc.
  17  * All rights reserved.
  18  *
  19  * Redistribution and use in source and binary forms, with or without
  20  * modification, are permitted provided that the following conditions are met:
  21  *     * Redistributions of source code must retain the above copyright
  22  *       notice, this list of conditions and the following disclaimer.
  23  *     * Redistributions in binary form must reproduce the above copyright
  24  *       notice, this list of conditions and the following disclaimer in the
  25  *       documentation and/or other materials provided with the distribution.
  26  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  27  *       its contributors may be used to endorse or promote products derived
  28  *       from this software without specific prior written permission.
  29  *
  30  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  31  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  32  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  33  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  34  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  35  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  36  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  37  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  38  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  39  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  40  *
  41  ******************************************************************************
  42  */
  43
  44 /*----------------------------------------------------------------------------------------
  45  *                             M O D U L E S    U S E D
  46  *----------------------------------------------------------------------------------------
  47  */
  48 #include "AGESA.h"
  49 #include "cpuRegisters.h"
  50 #include "Table.h"
  51 #include "Filecode.h"
  52 CODE_GROUP (G1_PEICC)
  53 RDATA_GROUP (G2_PEI)
  54 #define FILECODE PROC_CPU_FAMILY_0X10_REVC_F10REVCMSRTABLES_FILECODE
  55
  56 /*----------------------------------------------------------------------------------------
  57  *                   D E F I N I T I O N S    A N D    M A C R O S
  58  *----------------------------------------------------------------------------------------
  59  */
  60
  61 /*----------------------------------------------------------------------------------------
  62  *                  T Y P E D E F S     A N D     S T R U C T U R E S
  63  *----------------------------------------------------------------------------------------
  64  */
  65
  66 /*----------------------------------------------------------------------------------------
  67  *           P R O T O T Y P E S     O F     L O C A L     F U N C T I O N S
  68  *----------------------------------------------------------------------------------------
  69  */
  70
  71 /*----------------------------------------------------------------------------------------
  72  *                          E X P O R T E D    F U N C T I O N S
  73  *----------------------------------------------------------------------------------------
  74  */
  75 STATIC CONST MSR_TYPE_ENTRY_INITIALIZER ROMDATA F10RevCMsrRegisters[] =
  76 {
  77 //  M S R    T a b l e s
  78 // ----------------------
  79 // MSR_LS_CFG (0xC0011020)
  80 // bit[1] = 0
  81   {
  82     MsrRegister,
  83     {
  84       AMD_FAMILY_10,                      // CpuFamily
  85       AMD_F10_GT_B0                       // CpuRevision
  86     },
  87     {AMD_PF_ALL},                           // platformFeatures
  88     {{
  89       MSR_LS_CFG,                           // MSR Address
  90       0x0000000000000000,                   // OR Mask
  91       (1 << 1),                             // NAND Mask
  92     }}
  93   },
  94
  95 // MSR_BU_CFG (0xC0011023)
  96 // bit[21] = 1
  97   {
  98     MsrRegister,
  99     {
 100       AMD_FAMILY_10,                      // CpuFamily
 101       AMD_F10_GT_B0                       // CpuRevision
 102     },
 103     {AMD_PF_ALL},                           // platformFeatures
 104     {{
 105       MSR_BU_CFG,                           // MSR Address
 106       (1 << 21),                            // OR Mask
 107       (1 << 21),                            // NAND Mask
 108     }}
 109   },
 110
 111 // MSR_BU_CFG2 (0xC001102A)
 112 // bit[50] = 1
 113 // For GH rev C1 and later [RdMmExtCfgQwEn]=1
 114   {
 115     MsrRegister,
 116     {
 117       AMD_FAMILY_10,                      // CpuFamily
 118       AMD_F10_GT_C0                       // CpuRevision
 119     },
 120     {AMD_PF_ALL},                           // platformFeatures
 121     {{
 122       MSR_BU_CFG2,                          // MSR Address
 123       0x0004000000000000,                   // OR Mask
 124       0x0004000000000000,                   // NAND Mask
 125     }}
 126   },
 127 };
 128
 129 CONST REGISTER_TABLE ROMDATA F10RevCMsrRegisterTable = {
 130   AllCores,
 131   (sizeof (F10RevCMsrRegisters) / sizeof (TABLE_ENTRY_FIELDS)),
 132   (TABLE_ENTRY_FIELDS *) &F10RevCMsrRegisters,
 133 };