src/vendorcode/amd/agesa/f15/Proc/CPU/Family/0x10/RevC/BL/F10BlPciTables.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * AMD Family_10 BL PCI tables with values as defined in BKDG
   6  *
   7  * @xrefitem bom "File Content Label" "Release Content"
   8  * @e project:      AGESA
   9  * @e sub-project:  CPU/FAMILY/0x10
  10  * @e \$Revision: 56279 $   @e \$Date: 2011-07-11 13:11:28 -0600 (Mon, 11 Jul 2011) $
  11  *
  12  */
  13 /*
  14  ******************************************************************************
  15  *
  16  * Copyright (C) 2012 Advanced Micro Devices, Inc.
  17  * All rights reserved.
  18  *
  19  * Redistribution and use in source and binary forms, with or without
  20  * modification, are permitted provided that the following conditions are met:
  21  *     * Redistributions of source code must retain the above copyright
  22  *       notice, this list of conditions and the following disclaimer.
  23  *     * Redistributions in binary form must reproduce the above copyright
  24  *       notice, this list of conditions and the following disclaimer in the
  25  *       documentation and/or other materials provided with the distribution.
  26  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  27  *       its contributors may be used to endorse or promote products derived
  28  *       from this software without specific prior written permission.
  29  *
  30  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  31  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  32  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  33  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  34  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  35  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  36  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  37  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  38  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  39  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  40  *
  41  ******************************************************************************
  42  */
  43
  44 /*----------------------------------------------------------------------------------------
  45  *                             M O D U L E S    U S E D
  46  *----------------------------------------------------------------------------------------
  47  */
  48 #include "AGESA.h"
  49 #include "cpuRegisters.h"
  50 #include "Table.h"
  51 #include "F10PackageType.h"
  52 #include "Filecode.h"
  53 CODE_GROUP (G1_PEICC)
  54 RDATA_GROUP (G2_PEI)
  55
  56
  57 #define FILECODE PROC_CPU_FAMILY_0X10_REVC_BL_F10BLPCITABLES_FILECODE
  58
  59 /*----------------------------------------------------------------------------------------
  60  *                   D E F I N I T I O N S    A N D    M A C R O S
  61  *----------------------------------------------------------------------------------------
  62  */
  63
  64 /*----------------------------------------------------------------------------------------
  65  *                  T Y P E D E F S     A N D     S T R U C T U R E S
  66  *----------------------------------------------------------------------------------------
  67  */
  68
  69 /*----------------------------------------------------------------------------------------
  70  *           P R O T O T Y P E S     O F     L O C A L     F U N C T I O N S
  71  *----------------------------------------------------------------------------------------
  72  */
  73
  74 /*----------------------------------------------------------------------------------------
  75  *                          E X P O R T E D    F U N C T I O N S
  76  *----------------------------------------------------------------------------------------
  77  */
  78
  79 //  P C I    T a b l e s
  80 // ----------------------
  81
  82 STATIC CONST TABLE_ENTRY_FIELDS ROMDATA F10BlPciRegisters[] =
  83 {
  84   // Function 0
  85
  86 // F0x16C - Link Global Extended Control Register, Errata 351
  87 // bit[15:13] ForceFullT0 = 0
  88 // bit[5:0] T0Time = 0x14
  89   {
  90     PciRegister,
  91     {
  92       AMD_FAMILY_10,                      // CpuFamily
  93       AMD_F10_BL_C2                       // CpuRevision
  94     },
  95     {AMD_PF_ALL},                           // platformFeatures
  96     {{
  97       MAKE_SBDFO (0, 0, 24, FUNC_0, 0x16C), // Address
  98       0x00000014,                           // regData
  99       0x0000E03F,                           // regMask
 100     }}
 101   },
 102 // F0x16C - Link Global Extended Control Register
 103 // bit[7:6] InLnSt = 0x01
 104   {
 105     PciRegister,
 106     {
 107       AMD_FAMILY_10,                      // CpuFamily
 108       AMD_F10_BL_C3                       // CpuRevision
 109     },
 110     {AMD_PF_SINGLE_LINK},                // platformFeatures
 111     {{
 112       MAKE_SBDFO (0, 0, 24, FUNC_0, 0x16C), // Address
 113       0x00000040,                           // regData
 114       0x000000C0,                           // regMask
 115     }}
 116   },
 117 // F0x16C - Link Global Extended Control Register
 118 // bit[15:13] ForceFullT0 = 6
 119 // bit[9] RXCalEn = 1
 120 // bit[5:0] T0Time = 0x26
 121   {
 122     PciRegister,
 123     {
 124       AMD_FAMILY_10,                      // CpuFamily
 125       AMD_F10_BL_C3                      // CpuRevision
 126     },
 127     {AMD_PF_SINGLE_LINK},                   // platformFeatures
 128     {{
 129       MAKE_SBDFO (0, 0, 24, FUNC_0, 0x16C), // Address
 130       0x0000C226,                           // regData
 131       0x0000E23F,                           // regMask
 132     }}
 133   },
 134 // F0x170 - Link Extended Control Register - Link 0, sublink 0
 135 // Errata 351 (only need to override single link case.)
 136 // bit[8] LS2En = 0,
 137   {
 138     PciRegister,
 139     {
 140       AMD_FAMILY_10,                      // CpuFamily
 141       AMD_F10_BL_C2                       // CpuRevision
 142     },
 143     {AMD_PF_ALL},                           // platformFeatures
 144     {{
 145       MAKE_SBDFO (0, 0, 24, FUNC_0, 0x170), // Address
 146       0x00000000,                           // regData
 147       0x00000100,                           // regMask
 148     }}
 149   },
 150
 151
 152 // F3x80 - ACPI Power State Control
 153 // ACPI FIDVID Change
 154 // bits[0] CpuPrbEn = 1
 155 // bits[1] NbLowPwrEn = 1
 156 // bits[2] NbGateEn = 0
 157 // bits[3] NbCofChg = 1
 158 // bits[4] AltVidEn = 0
 159 // bits[7:5] ClkDivisor = 0
 160   {
 161     HtFeatPciRegister,
 162     {
 163       AMD_FAMILY_10,                      // CpuFamily
 164       AMD_F10_BL_Cx                       // CpuRevision
 165     },
 166     {AMD_PF_SINGLE_LINK},                   // platformFeatures
 167     {{
 168       HT_HOST_FEATURES_ALL,                 // link feats
 169       PACKAGE_TYPE_S1G3_S1G4,               // package type
 170       MAKE_SBDFO (0, 0, 24, FUNC_3, 0x80),  // Address
 171       0x000B0000,                           // regData
 172       0x00FF0000,                           // regMask
 173     }}
 174   },
 175 // F3xA0 - Power Control Miscellaneous
 176 // bits[28] NbPstateForce = 1
 177   {
 178     PciRegister,
 179     {
 180       AMD_FAMILY_10,                      // CpuFamily
 181       AMD_F10_BL_C3                       // CpuRevision
 182     },
 183     {AMD_PF_ALL},                           // platformFeatures
 184     {{
 185       MAKE_SBDFO (0, 0, 24, FUNC_3, 0xA0),  // Address
 186       0x10000000,                           // regData
 187       0x10000000,                           // regMask
 188     }}
 189   }
 190 };
 191
 192 CONST REGISTER_TABLE ROMDATA F10BlPciRegisterTable = {
 193   PrimaryCores,
 194   (sizeof (F10BlPciRegisters) / sizeof (TABLE_ENTRY_FIELDS)),
 195   F10BlPciRegisters,
 196 };