Random Winbond Super I/O cosmetic and coding-style fixes.
[coreboot.git] / src / superio / winbond / w83627uhg / w83627uhg_early_serial.c
1 /*
2  * This file is part of the coreboot project.
3  *
4  * Copyright (C) 2009 Dynon Avionics
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful,
12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14  * GNU General Public License for more details.
15  *
16  * You should have received a copy of the GNU General Public License
17  * along with this program; if not, write to the Free Software
18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
19  */
20
21 #include <arch/romcc_io.h>
22 #include <stdint.h>
23 #include "w83627uhg.h"
24
25 static void pnp_enter_ext_func_mode(device_t dev)
26 {
27         u16 port = dev >> 8;
28         outb(0x87, port);
29         outb(0x87, port);
30 }
31
32 static void pnp_exit_ext_func_mode(device_t dev)
33 {
34         u16 port = dev >> 8;
35         outb(0xaa, port);
36 }
37
38 /** Set the input clock to 24 or 48 MHz. */
39 static void w83627uhg_set_input_clk_sel(device_t dev, u8 speed_24mhz)
40 {
41         u8 value;
42
43         value = pnp_read_config(dev, 0x24);
44         value &= ~(1 << 6);
45         if (!speed_24mhz)
46                 value |= (1 << 6);
47         pnp_write_config(dev, 0x24, value);
48 }
49
50 static void w83627uhg_enable_serial(device_t dev, u16 iobase)
51 {
52         pnp_enter_ext_func_mode(dev);
53         pnp_set_logical_device(dev);
54         pnp_set_enable(dev, 0);
55         pnp_set_iobase(dev, PNP_IDX_IO0, iobase);
56         pnp_set_enable(dev, 1);
57         pnp_exit_ext_func_mode(dev);
58 }