C and other Super I/O cosmetic fixes.
[coreboot.git] / src / superio / nsc / pc87417 / pc87417_early_init.c
1 /*
2  * This file is part of the coreboot project.
3  *
4  * Copyright (C) 2000 AG Electronics Ltd.
5  * Copyright (C) 2003-2004 Linux Networx
6  * Copyright (C) 2004 Tyan
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License as published by
10  * the Free Software Foundation; either version 2 of the License, or
11  * (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
21  */
22
23 #include <arch/romcc_io.h>
24 #include "pc87417.h"
25
26 static void pc87417_disable_dev(device_t dev)
27 {
28         pnp_set_logical_device(dev);
29         pnp_set_enable(dev, 0);
30 }
31
32 static void pc87417_enable_dev(device_t dev, u16 iobase)
33 {
34         pnp_set_logical_device(dev);
35         pnp_set_enable(dev, 0);
36         pnp_set_iobase(dev, PNP_IDX_IO0, iobase);
37         pnp_set_enable(dev, 1);
38 }
39
40 static void xbus_cfg(device_t dev)
41 {
42         u8 i, data;
43         u16 xbus_index;
44
45         pnp_set_logical_device(dev);
46         /* Select proper BIOS size (4MB). */
47         pnp_write_config(dev, PC87417_XMEMCNF2,
48                          (pnp_read_config(dev, PC87417_XMEMCNF2)) | 0x04);
49         xbus_index = pnp_read_iobase(dev, 0x60);
50
51         /* Enable writes to devices attached to XCS0 (XBUS Chip Select 0). */
52         for (i = 0; i <= 0xf; i++)
53                 outb((i << 4), xbus_index + PC87417_HAP0);
54 }