src/superio/ite/it8712f/it8712f_early_serial.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2006 Uwe Hermann <uwe@hermann-uwe.de>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <arch/romcc_io.h>
  22 #include "it8712f.h"
  23
  24 /* The base address is 0x2e or 0x4e, depending on config bytes. */
  25 #define SIO_BASE                     0x2e
  26 #define SIO_INDEX                    SIO_BASE
  27 #define SIO_DATA                     SIO_BASE+1
  28
  29 /* Global configuration registers. */
  30 #define IT8712F_CONFIG_REG_CC        0x02 /* Configure Control (write-only). */
  31 #define IT8712F_CONFIG_REG_LDN       0x07 /* Logical Device Number. */
  32 #define IT8712F_CONFIG_REG_CONFIGSEL 0x22 /* Configuration Select. */
  33 #define IT8712F_CONFIG_REG_CLOCKSEL  0x23 /* Clock Selection. */
  34 #define IT8712F_CONFIG_REG_SWSUSP    0x24 /* Software Suspend, Flash I/F. */
  35 #define IT8712F_CONFIG_REG_MFC       0x2a /* Multi-function control */
  36 #define IT8712F_CONFIG_REG_WATCHDOG  0x72 /* Watchdog control. */
  37
  38 #define IT8712F_CONFIGURATION_PORT   0x2e /* Write-only. */
  39
  40 /* The content of IT8712F_CONFIG_REG_LDN (index 0x07) must be set to the
  41    LDN the register belongs to, before you can access the register. */
  42 static void it8712f_sio_write(uint8_t ldn, uint8_t index, uint8_t value)
  43 {
  44         outb(IT8712F_CONFIG_REG_LDN, SIO_BASE);
  45         outb(ldn, SIO_DATA);
  46         outb(index, SIO_BASE);
  47         outb(value, SIO_DATA);
  48 }
  49
  50 static void it8712f_enter_conf(void)
  51 {
  52         /*  Enter the configuration state (MB PnP mode). */
  53
  54         /* Perform MB PnP setup to put the SIO chip at 0x2e. */
  55         /* Base address 0x2e: 0x87 0x01 0x55 0x55. */
  56         /* Base address 0x4e: 0x87 0x01 0x55 0xaa. */
  57         outb(0x87, IT8712F_CONFIGURATION_PORT);
  58         outb(0x01, IT8712F_CONFIGURATION_PORT);
  59         outb(0x55, IT8712F_CONFIGURATION_PORT);
  60         outb(0x55, IT8712F_CONFIGURATION_PORT);
  61 }
  62
  63 static void it8712f_exit_conf(void)
  64 {
  65         /* Exit the configuration state (MB PnP mode). */
  66         it8712f_sio_write(0x00, IT8712F_CONFIG_REG_CC, 0x02);
  67 }
  68
  69 void it8712f_24mhz_clkin(void)
  70 {
  71         it8712f_enter_conf();
  72
  73         /* Select 24MHz CLKIN (48MHZ default)*/
  74         it8712f_sio_write(0x00, IT8712F_CONFIG_REG_CLOCKSEL, 0x1);
  75
  76         it8712f_exit_conf();
  77 }
  78
  79 void it8712f_enable_3vsbsw(void)
  80 {
  81
  82         /* We need to set enable 3VSBSW#, this was documented only in IT8712F_V0.9.2!
  83          LDN 7, reg 0x2a - needed for S3, or memory power will be cut off.
  84          Enable 3VSBSW#. (For System Suspend-to-RAM)
  85          0: 3VSBSW# will be always inactive.
  86          1: 3VSBSW# enabled. It will be (NOT SUSB#) NAND SUSC#.
  87         */
  88
  89         it8712f_enter_conf();
  90         it8712f_sio_write(0x07, IT8712F_CONFIG_REG_MFC, 0x80);
  91         it8712f_exit_conf();
  92 }
  93
  94 void it8712f_kill_watchdog(void)
  95 {
  96         it8712f_enter_conf();
  97
  98         /* Kill the Watchdog */
  99         it8712f_sio_write(0x07, IT8712F_CONFIG_REG_WATCHDOG, 0x00);
 100
 101         it8712f_exit_conf();
 102 }
 103
 104 /* Enable the peripheral devices on the IT8712F Super I/O chip. */
 105 void it8712f_enable_serial(device_t dev, unsigned iobase)
 106 {
 107
 108         /* (1) Enter the configuration state (MB PnP mode). */
 109         it8712f_enter_conf();
 110
 111         /* (2) Modify the data of configuration registers. */
 112
 113         /* Select the chip to configure (if there's more than one).
 114            Set bit 7 to select JP3=1, clear bit 7 to select JP3=0.
 115            If this register is not written, both chips are configured. */
 116         /* it8712f_sio_write(0x00, IT8712F_CONFIG_REG_CONFIGSEL, 0x00); */
 117
 118         /* Enable serial port(s). */
 119         it8712f_sio_write(IT8712F_SP1,  0x30, 0x1); /* Serial port 1 */
 120         it8712f_sio_write(IT8712F_SP2,  0x30, 0x1); /* Serial port 2 */
 121
 122         /* Clear software suspend mode (clear bit 0). TODO: Needed? */
 123         /* it8712f_sio_write(0x00, IT8712F_CONFIG_REG_SWSUSP, 0x00); */
 124
 125         /* (3) Exit the configuration state (MB PnP mode). */
 126         it8712f_exit_conf();
 127 }