701b93d5f1e0eda5c61848146163601139f96688
[coreboot.git] / src / southbridge / via / k8t890 / bridge.c
1 /*
2  * This file is part of the coreboot project.
3  *
4  * Copyright (C) 2007 Rudolf Marek <r.marek@assembler.cz>
5  * Copyright (C) 2011 Alexandru Gagniuc <mr.nuke.me@gmail.com>
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; version 2 of the License.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  * You should have received a copy of the GNU General Public License
16  * along with this program; if not, write to the Free Software
17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
18  */
19
20 #include <device/device.h>
21 #include <device/pci.h>
22 #include <device/pci_ids.h>
23 #include <console/console.h>
24 #include "k8x8xx.h"
25
26 static void bridge_enable(struct device *dev)
27 {
28         u8 tmp;
29         print_debug("B188 device dump\n");
30         
31         /* VIA recommends this, sorry no known info. */
32
33         writeback(dev, 0x40, 0x91);
34         writeback(dev, 0x41, 0x40);
35         writeback(dev, 0x43, 0x44);
36         writeback(dev, 0x44, 0x31);     /* K8M890 should have 0x35 datasheet
37                                          * says it is reserved
38                                          */
39         writeback(dev, 0x45, 0x3a);
40         writeback(dev, 0x46, 0x88);     /* PCI ID lo */
41         writeback(dev, 0x47, 0xb1);     /* PCI ID hi */
42
43         /* Bridge control, K8M890 bit 3 should be set to enable VGA on AGP
44          * (Forward VGA compatible memory and I/O cycles )
45          */
46
47         writeback(dev, 0x3e, 0x16);
48         dump_south(dev);
49
50         /* disable I/O and memory decode, or it freezes PCI bus during BAR sizing */
51         tmp = pci_read_config8(dev, PCI_COMMAND);
52         tmp &= ~0x3;
53         pci_write_config8(dev, PCI_COMMAND, tmp);
54
55 }
56
57 static const struct device_operations bridge_ops = {
58         .read_resources         = pci_bus_read_resources,
59         .set_resources          = pci_dev_set_resources,
60         .enable_resources       = pci_bus_enable_resources,
61         .enable                 = bridge_enable,
62         .scan_bus               = pci_scan_bridge,
63         .reset_bus              = pci_bus_reset,
64         .ops_pci                = 0,
65 };
66
67 /*
68  * K8T890 and K8T800 both use device B188 as the bridge, so no need to
69  * add a separate driver
70  */
71 static const struct pci_driver northbridge_driver_890 __pci_driver = {
72         .ops    = &bridge_ops,
73         .vendor = PCI_VENDOR_ID_VIA,
74         .device = PCI_DEVICE_ID_VIA_K8T890CE_BR,
75 };