src/southbridge/nvidia/mcp55/pci.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2004 Tyan Computer
   5  * Written by Yinghai Lu <yhlu@tyan.com> for Tyan Computer.
   6  * Copyright (C) 2006,2007 AMD
   7  * Written by Yinghai Lu <yinghai.lu@amd.com> for AMD.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #include <console/console.h>
  25 #include <device/device.h>
  26 #include <device/resource.h>
  27 #include <device/pci.h>
  28 #include <device/pci_ids.h>
  29 #include <device/pci_ops.h>
  30 #include "mcp55.h"
  31
  32 static void pci_init(struct device *dev)
  33 {
  34
  35         uint32_t dword;
  36         uint16_t word;
  37         device_t pci_domain_dev;
  38         struct resource *mem, *pref;
  39
  40         /* System error enable */
  41         dword = pci_read_config32(dev, 0x04);
  42         dword |= (1<<8); /* System error enable */
  43         dword |= (1<<30); /* Clear possible errors */
  44         pci_write_config32(dev, 0x04, dword);
  45
  46 #if 1
  47         //only need (a01,xx]
  48         word = pci_read_config16(dev, 0x48);
  49         word |= (1<<0); /* MRL2MRM */
  50         word |= (1<<2); /* MR2MRM */
  51         pci_write_config16(dev, 0x48, word);
  52 #endif
  53
  54 #if 1
  55         dword = pci_read_config32(dev, 0x4c);
  56         dword |= 0x00440000; /*TABORT_SER_ENABLE Park Last Enable.*/
  57         pci_write_config32(dev, 0x4c, dword);
  58 #endif
  59
  60         pci_domain_dev = dev->bus->dev;
  61         while (pci_domain_dev) {
  62                 if (pci_domain_dev->path.type == DEVICE_PATH_PCI_DOMAIN)
  63                         break;
  64                 pci_domain_dev = pci_domain_dev->bus->dev;
  65         }
  66
  67         if (!pci_domain_dev)
  68                 return;         /* Impossible */
  69
  70         pref = probe_resource(pci_domain_dev, IOINDEX_SUBTRACTIVE(2,0));
  71         mem = probe_resource(pci_domain_dev, IOINDEX_SUBTRACTIVE(1,0));
  72
  73         if (!mem)
  74                 return;         /* Impossible */
  75
  76         if (!pref || pref->base > mem->base) {
  77                 dword = mem->base & (0xffff0000UL);
  78                 printk(BIOS_DEBUG, "PCI DOMAIN mem base = 0x%010Lx\n", mem->base);
  79         } else {
  80                 dword = pref->base & (0xffff0000UL);
  81                 printk(BIOS_DEBUG, "PCI DOMAIN pref base = 0x%010Lx\n", pref->base);
  82         }
  83
  84         printk(BIOS_DEBUG, "[0x50] <-- 0x%08x\n", dword);
  85         pci_write_config32(dev, 0x50, dword);   /* TOM */
  86 }
  87
  88 static struct device_operations pci_ops  = {
  89         .read_resources = pci_bus_read_resources,
  90         .set_resources  = pci_dev_set_resources,
  91         .enable_resources       = pci_bus_enable_resources,
  92         .init           = pci_init,
  93         .scan_bus       = pci_scan_bridge,
  94 //      .enable         = mcp55_enable,
  95         .reset_bus      = pci_bus_reset,
  96 };
  97
  98 static const struct pci_driver pci_driver __pci_driver = {
  99         .ops    = &pci_ops,
 100         .vendor = PCI_VENDOR_ID_NVIDIA,
 101         .device = PCI_DEVICE_ID_NVIDIA_MCP55_PCI,
 102 };
 103