src/southbridge/nvidia/mcp55/mcp55_enable_rom.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2004 Tyan Computer
   5  * Written by Yinghai Lu <yhlu@tyan.com> for Tyan Computer.
   6  * Copyright (C) 2006,2007 AMD
   7  * Written by Yinghai Lu <yinghai.lu@amd.com> for AMD.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #if CONFIG_HT_CHAIN_END_UNITID_BASE != 0x20
  25         #define MCP55_DEVN_BASE CONFIG_HT_CHAIN_END_UNITID_BASE
  26 #else
  27         #define MCP55_DEVN_BASE CONFIG_HT_CHAIN_UNITID_BASE
  28 #endif
  29
  30 static void mcp55_enable_rom(void)
  31 {
  32         uint8_t byte;
  33         uint16_t word;
  34         device_t addr;
  35
  36         /* Enable 4MB rom access at 0xFFC00000 - 0xFFFFFFFF */
  37 #if 0
  38         /*      default MCP55 LPC single */
  39         addr = pci_locate_device(PCI_ID(0x10de, 0x0367), 0);
  40 #else
  41 //      addr = pci_locate_device(PCI_ID(0x10de, 0x0360), 0);
  42         addr = PCI_DEV(0, (MCP55_DEVN_BASE+1), 0);
  43 #endif
  44
  45         /* Set the 4MB enable bit bit */
  46         byte = pci_read_config8(addr, 0x88);
  47         byte |= 0xff; //256K
  48         pci_write_config8(addr, 0x88, byte);
  49         byte = pci_read_config8(addr, 0x8c);
  50         byte |= 0xff; //1M
  51         pci_write_config8(addr, 0x8c, byte);
  52         word = pci_read_config16(addr, 0x90);
  53         word |= 0x7fff; //15M
  54         pci_write_config16(addr, 0x90, word);
  55 }