src/southbridge/nvidia/mcp55/early_smbus.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2004 Tyan Computer
   5  * Written by Yinghai Lu <yhlu@tyan.com> for Tyan Computer.
   6  * Copyright (C) 2006,2007 AMD
   7  * Written by Yinghai Lu <yinghai.lu@amd.com> for AMD.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #include "smbus.h"
  25
  26 #define SMBUS0_IO_BASE  0x1000
  27 #define SMBUS1_IO_BASE  (0x1000+(1<<8))
  28 /*SIZE 0x40 */
  29
  30 static void enable_smbus(void)
  31 {
  32         device_t dev;
  33         dev = pci_locate_device(PCI_ID(0x10de, 0x0368), 0);
  34
  35         if (dev == PCI_DEV_INVALID)
  36                 die("SMBus controller not found\n");
  37
  38         /* set smbus iobase */
  39         pci_write_config32(dev, 0x20, SMBUS0_IO_BASE | 1);
  40         pci_write_config32(dev, 0x24, SMBUS1_IO_BASE | 1);
  41         /* Set smbus iospace enable */
  42         pci_write_config16(dev, 0x4, 0x01);
  43         /* clear any lingering errors, so the transaction will run */
  44         outb(inb(SMBUS0_IO_BASE + SMBHSTSTAT), SMBUS0_IO_BASE + SMBHSTSTAT);
  45         outb(inb(SMBUS1_IO_BASE + SMBHSTSTAT), SMBUS1_IO_BASE + SMBHSTSTAT);
  46 }
  47
  48 static inline int smbus_recv_byte(unsigned device)
  49 {
  50         return do_smbus_recv_byte(SMBUS0_IO_BASE, device);
  51 }
  52
  53 static inline int smbus_send_byte(unsigned device, unsigned char val)
  54 {
  55         return do_smbus_send_byte(SMBUS0_IO_BASE, device, val);
  56 }
  57
  58 static inline int smbus_read_byte(unsigned device, unsigned address)
  59 {
  60         return do_smbus_read_byte(SMBUS0_IO_BASE, device, address);
  61 }
  62
  63 static inline int smbus_write_byte(unsigned device, unsigned address, unsigned char val)
  64 {
  65         return do_smbus_write_byte(SMBUS0_IO_BASE, device, address, val);
  66 }
  67
  68 static inline int smbusx_recv_byte(unsigned smb_index, unsigned device)
  69 {
  70         return do_smbus_recv_byte(SMBUS0_IO_BASE + (smb_index<<8), device);
  71 }
  72
  73 static inline int smbusx_send_byte(unsigned smb_index, unsigned device, unsigned char val)
  74 {
  75         return do_smbus_send_byte(SMBUS0_IO_BASE + (smb_index<<8), device, val);
  76 }
  77
  78 static inline int smbusx_read_byte(unsigned smb_index, unsigned device, unsigned address)
  79 {
  80         return do_smbus_read_byte(SMBUS0_IO_BASE + (smb_index<<8), device, address);
  81 }
  82
  83 static inline int smbusx_write_byte(unsigned smb_index, unsigned device, unsigned address, unsigned char val)
  84 {
  85         return do_smbus_write_byte(SMBUS0_IO_BASE + (smb_index<<8), device, address, val);
  86 }
  87