src/southbridge/nvidia/ck804/ck804_ide.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2004 Tyan Computer
   5  * Written by Yinghai Lu <yhlu@tyan.com> for Tyan Computer.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; version 2 of the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <console/console.h>
  22 #include <device/device.h>
  23 #include <device/pci.h>
  24 #include <device/pci_ids.h>
  25 #include <device/pci_ops.h>
  26 #include "ck804.h"
  27
  28 static void ide_init(struct device *dev)
  29 {
  30         struct southbridge_nvidia_ck804_config *conf;
  31         uint32_t dword;
  32         uint16_t word;
  33         uint8_t byte;
  34
  35         conf = dev->chip_info;
  36
  37         word = pci_read_config16(dev, 0x50);
  38         /* Ensure prefetch is disabled. */
  39         word &= ~((1 << 15) | (1 << 13));
  40         if (conf->ide1_enable) {
  41                 /* Enable secondary IDE interface. */
  42                 word |= (1 << 0);
  43                 printk(BIOS_DEBUG, "IDE1 \t");
  44         }
  45         if (conf->ide0_enable) {
  46                 /* Enable primary IDE interface. */
  47                 word |= (1 << 1);
  48                 printk(BIOS_DEBUG, "IDE0\n");
  49         }
  50
  51         word |= (1 << 12);
  52         word |= (1 << 14);
  53
  54         pci_write_config16(dev, 0x50, word);
  55
  56         byte = 0x20;            /* Latency: 64 --> 32 */
  57         pci_write_config8(dev, 0xd, byte);
  58
  59         dword = pci_read_config32(dev, 0xf8);
  60         dword |= 12;
  61         pci_write_config32(dev, 0xf8, dword);
  62
  63 #if CONFIG_PCI_ROM_RUN == 1
  64         pci_dev_init(dev);
  65 #endif
  66 }
  67
  68 static void lpci_set_subsystem(device_t dev, unsigned vendor, unsigned device)
  69 {
  70         pci_write_config32(dev, 0x40,
  71                            ((device & 0xffff) << 16) | (vendor & 0xffff));
  72 }
  73
  74 static struct pci_operations lops_pci = {
  75         .set_subsystem = lpci_set_subsystem,
  76 };
  77
  78 static struct device_operations ide_ops = {
  79         .read_resources   = pci_dev_read_resources,
  80         .set_resources    = pci_dev_set_resources,
  81         .enable_resources = pci_dev_enable_resources,
  82         .init             = ide_init,
  83         .scan_bus         = 0,
  84         // .enable        = ck804_enable,
  85         .ops_pci          = &lops_pci,
  86 };
  87
  88 static const struct pci_driver ide_driver __pci_driver = {
  89         .ops    = &ide_ops,
  90         .vendor = PCI_VENDOR_ID_NVIDIA,
  91         .device = PCI_DEVICE_ID_NVIDIA_CK804_IDE,
  92 };