src/southbridge/nvidia/ck804/bootblock.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2004 Tyan Computer
   5  * Written by Yinghai Lu <yhlu@tyan.com> for Tyan Computer.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; version 2 of the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <arch/io.h>
  22 #include <arch/romcc_io.h>
  23
  24 #if CONFIG_HT_CHAIN_END_UNITID_BASE < CONFIG_HT_CHAIN_UNITID_BASE
  25 #define CK804_DEVN_BASE CONFIG_HT_CHAIN_END_UNITID_BASE
  26 #else
  27 #define CK804_DEVN_BASE CONFIG_HT_CHAIN_UNITID_BASE
  28 #endif
  29
  30 static void ck804_enable_rom(void)
  31 {
  32         unsigned char byte;
  33         device_t addr;
  34
  35         /* Enable 4MB ROM access at 0xFFC00000 - 0xFFFFFFFF. */
  36         /* Locate the ck804 LPC. */
  37         addr = PCI_DEV(0, (CK804_DEVN_BASE + 1), 0);
  38
  39         /* Set the 4MB enable bit. */
  40         byte = pci_read_config8(addr, 0x88);
  41         byte |= 0x80;
  42         pci_write_config8(addr, 0x88, byte);
  43 }
  44
  45 static void bootblock_southbridge_init(void)
  46 {
  47         ck804_enable_rom();
  48 }