Support for the Intel ICH7 southbridge.
[coreboot.git] / src / southbridge / intel / i82801gx / i82801gx_nic.c
1 /*
2  * This file is part of the coreboot project.
3  *
4  * Copyright (C) 2008 coresystems GmbH
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful,
12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14  * GNU General Public License for more details.
15  *
16  * You should have received a copy of the GNU General Public License
17  * along with this program; if not, write to the Free Software
18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
19  */
20
21 /* This code should work for all ICH* southbridges with a NIC. */
22
23 #include <console/console.h>
24 #include <device/device.h>
25 #include <device/pci.h>
26 #include <device/pci_ids.h>
27
28 static void nic_init(struct device *dev)
29 {
30         /* Nothing yet */
31 }
32
33 static struct device_operations nic_ops = {
34         .read_resources         = pci_dev_read_resources,
35         .set_resources          = pci_dev_set_resources,
36         .enable_resources       = pci_dev_enable_resources,
37         .init                   = nic_init,
38         .scan_bus               = 0,
39 };
40
41 /* 82801GB/GR/GDH/GBM/GHM (ICH7/ICH7R/ICH7DH/ICH7-M/ICH7-M DH) */
42 /* Note: 82801GU (ICH7-U) doesn't have a NIC. */
43 /* PCI ID loaded from EEPROM. If EEPROM is 0, 0x27dc is used */
44 static const struct pci_driver i82801gb_nic __pci_driver = {
45         .ops    = &nic_ops,
46         .vendor = PCI_VENDOR_ID_INTEL,
47         .device = PCI_DEVICE_ID_INTEL_82801GB_LAN,
48 };
49
50