76e0560b5b47d19a7d83c872958b3c3955e4c44f
[coreboot.git] / src / southbridge / intel / i82801db / chip.h
1 /*
2  * This file is part of the LinuxBIOS project.
3  *
4  * This program is free software; you can redistribute it and/or modify
5  * it under the terms of the GNU General Public License as published by
6  * the Free Software Foundation; either version 2 of the License, or
7  * (at your option) any later version.
8  *
9  * This program is distributed in the hope that it will be useful,
10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
12  * GNU General Public License for more details.
13  *
14  * You should have received a copy of the GNU General Public License
15  * along with this program; if not, write to the Free Software
16  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
17  */
18  
19 #ifndef I82801DB_CHIP_H
20 #define I82801DB_CHIP_H
21
22 struct southbridge_intel_i82801db_config 
23 {
24
25 #define ICH5R_GPIO_USE_MASK      0x03
26 #define ICH5R_GPIO_USE_DEFAULT   0x00
27 #define ICH5R_GPIO_USE_AS_NATIVE 0x01
28 #define ICH5R_GPIO_USE_AS_GPIO   0x02
29
30 #define ICH5R_GPIO_SEL_MASK      0x0c
31 #define ICH5R_GPIO_SEL_DEFAULT   0x00
32 #define ICH5R_GPIO_SEL_OUTPUT    0x04
33 #define ICH5R_GPIO_SEL_INPUT     0x08
34
35 #define ICH5R_GPIO_LVL_MASK      0x30
36 #define ICH5R_GPIO_LVL_DEFAULT   0x00
37 #define ICH5R_GPIO_LVL_LOW       0x10
38 #define ICH5R_GPIO_LVL_HIGH      0x20
39 #define ICH5R_GPIO_LVL_BLINK     0x30
40
41 #define ICH5R_GPIO_INV_MASK      0xc0
42 #define ICH5R_GPIO_INV_DEFAULT   0x00
43 #define ICH5R_GPIO_INV_OFF       0x40
44 #define ICH5R_GPIO_INV_ON        0x80
45
46         /* GPIO use select */
47         unsigned char gpio[64];
48         unsigned int  pirq_a_d;
49         unsigned int  pirq_e_h;
50         int enable_native_ide;
51 };
52 extern struct chip_operations southbridge_intel_i82801db_ops;
53
54 #endif /* I82801DB_CHIP_H */
55