src/southbridge/intel/i82801bx/i82801bx_lpc.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2003 Linux Networx
   5  * Copyright (C) 2003 SuSE Linux AG
   6  * Copyright (C) 2005 Tyan Computer
   7  * (Written by Yinghai Lu <yinghailu@gmail.com> for Tyan Computer)
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #include <console/console.h>
  25 #include <device/device.h>
  26 #include <device/pci.h>
  27 #include <device/pci_ids.h>
  28 #include <pc80/mc146818rtc.h>
  29 #include <pc80/isa-dma.h>
  30 #include <arch/io.h>
  31 #include "i82801bx.h"
  32
  33 #define NMI_OFF 0
  34
  35 typedef struct southbridge_intel_i82801bx_config config_t;
  36
  37 /* PIRQ[n]_ROUT[3:0] - PIRQ Routing Control
  38  * 0x00 - 0000 = Reserved
  39  * 0x01 - 0001 = Reserved
  40  * 0x02 - 0010 = Reserved
  41  * 0x03 - 0011 = IRQ3
  42  * 0x04 - 0100 = IRQ4
  43  * 0x05 - 0101 = IRQ5
  44  * 0x06 - 0110 = IRQ6
  45  * 0x07 - 0111 = IRQ7
  46  * 0x08 - 1000 = Reserved
  47  * 0x09 - 1001 = IRQ9
  48  * 0x0A - 1010 = IRQ10
  49  * 0x0B - 1011 = IRQ11
  50  * 0x0C - 1100 = IRQ12
  51  * 0x0D - 1101 = Reserved
  52  * 0x0E - 1110 = IRQ14
  53  * 0x0F - 1111 = IRQ15
  54  *
  55  * PIRQ[n]_ROUT[7] - Interrupt Routing Enable (IRQEN)
  56  * 0 - The PIRQ is routed to the ISA-compatible interrupt specified above.
  57  * 1 - The PIRQ is not routed to the 8259.
  58  */
  59
  60 #define PIRQA 0x03
  61 #define PIRQB 0x04
  62 #define PIRQC 0x05
  63 #define PIRQD 0x06
  64 #define PIRQE 0x07
  65 #define PIRQF 0x09
  66 #define PIRQG 0x0A
  67 #define PIRQH 0x0B
  68
  69 /*
  70  * Use 0x0ef8 for a bitmap to cover all these IRQ's.
  71  * Use the defined IRQ values above or set mainboard
  72  * specific IRQ values in your mainboards Config.lb.
  73 */
  74 static void i82801bx_enable_apic(struct device *dev)
  75 {
  76         uint32_t reg32;
  77         volatile uint32_t *ioapic_index = (volatile uint32_t *)0xfec00000;
  78         volatile uint32_t *ioapic_data = (volatile uint32_t *)0xfec00010;
  79
  80         /* Set ACPI base address (I/O space). */
  81         pci_write_config32(dev, PMBASE, (PMBASE_ADDR | 1));
  82
  83         /* Enable ACPI I/O range decode and ACPI power management. */
  84         pci_write_config8(dev, ACPI_CNTL, ACPI_EN);
  85
  86         reg32 = pci_read_config32(dev, GEN_CNTL);
  87         reg32 |= (1 << 13);     /* Coprocessor error enable (COPR_ERR_EN) */
  88         reg32 |= (3 << 7);      /* IOAPIC enable (APIC_EN) */
  89         reg32 |= (1 << 2);      /* DMA collection buffer enable (DCB_EN) */
  90         reg32 |= (1 << 1);      /* Delayed transaction enable (DTE) */
  91         pci_write_config32(dev, GEN_CNTL, reg32);
  92         printk(BIOS_DEBUG, "IOAPIC Southbridge enabled %x\n", reg32);
  93
  94         *ioapic_index = 0;
  95         *ioapic_data = (1 << 25);
  96
  97         *ioapic_index = 0;
  98         reg32 = *ioapic_data;
  99         printk(BIOS_DEBUG, "Southbridge APIC ID = %x\n", reg32);
 100         if (reg32 != (1 << 25))
 101                 die("APIC Error\n");
 102
 103         /* TODO: From i82801ca, needed/useful on other ICH? */
 104         *ioapic_index = 3; /* Select Boot Configuration register. */
 105         *ioapic_data = 1; /* Use Processor System Bus to deliver interrupts. */
 106 }
 107
 108 static void i82801bx_enable_serial_irqs(struct device *dev)
 109 {
 110         /* Set packet length and toggle silent mode bit. */
 111         pci_write_config8(dev, SERIRQ_CNTL,
 112                           (1 << 7) | (1 << 6) | ((21 - 17) << 2) | (0 << 0));
 113         pci_write_config8(dev, SERIRQ_CNTL,
 114                           (1 << 7) | (0 << 6) | ((21 - 17) << 2) | (0 << 0));
 115         /* TODO: Explain/#define the real meaning of these magic numbers. */
 116 }
 117
 118 static void i82801bx_pirq_init(device_t dev, uint16_t ich_model)
 119 {
 120         u8 reg8;
 121         config_t *config = dev->chip_info;
 122
 123         reg8 = (config->pirqa_routing) ? config->pirqa_routing : PIRQA;
 124         pci_write_config8(dev, PIRQA_ROUT, reg8);
 125
 126         reg8 = (config->pirqb_routing) ? config->pirqb_routing : PIRQB;
 127         pci_write_config8(dev, PIRQB_ROUT, reg8);
 128
 129         reg8 = (config->pirqc_routing) ? config->pirqc_routing : PIRQC;
 130         pci_write_config8(dev, PIRQC_ROUT, reg8);
 131
 132         reg8 = (config->pirqd_routing) ? config->pirqd_routing : PIRQD;
 133         pci_write_config8(dev, PIRQD_ROUT, reg8);
 134
 135
 136         reg8 = (config->pirqe_routing) ? config->pirqe_routing : PIRQE;
 137         pci_write_config8(dev, PIRQE_ROUT, reg8);
 138
 139         reg8 = (config->pirqf_routing) ? config->pirqf_routing : PIRQF;
 140         pci_write_config8(dev, PIRQF_ROUT, reg8);
 141
 142         reg8 = (config->pirqg_routing) ? config->pirqg_routing : PIRQG;
 143         pci_write_config8(dev, PIRQG_ROUT, reg8);
 144
 145         reg8 = (config->pirqh_routing) ? config->pirqh_routing : PIRQH;
 146         pci_write_config8(dev, PIRQH_ROUT, reg8);
 147 }
 148
 149 static void i82801bx_power_options(device_t dev)
 150 {
 151         uint8_t byte;
 152         int pwr_on = -1;
 153         int nmi_option;
 154
 155         /* power after power fail */
 156         /* FIXME this doesn't work! */
 157         /* Which state do we want to goto after g3 (power restored)?
 158          * 0 == S0 Full On
 159          * 1 == S5 Soft Off
 160          */
 161         pci_write_config8(dev, GEN_PMCON_3, pwr_on ? 0 : 1);
 162         printk(BIOS_INFO, "Set power %s if power fails\n", pwr_on ? "on" : "off");
 163
 164         /* Set up NMI on errors. */
 165         byte = inb(0x61);
 166         byte &= ~(1 << 3);      /* IOCHK# NMI Enable */
 167         byte &= ~(1 << 2);      /* PCI SERR# Enable */
 168         outb(byte, 0x61);
 169         byte = inb(0x70);
 170
 171         nmi_option = NMI_OFF;
 172         get_option(&nmi_option, "nmi");
 173         if (nmi_option) {
 174                 byte &= ~(1 << 7);      /* Set NMI. */
 175                 outb(byte, 0x70);
 176         }
 177 }
 178
 179 static void gpio_init(device_t dev)
 180 {
 181         /* Set the value for GPIO base address register and enable GPIO. */
 182         pci_write_config32(dev, GPIO_BASE, (GPIO_BASE_ADDR | 1));
 183         pci_write_config8(dev, GPIO_CNTL, GPIO_EN);
 184 }
 185
 186 static void i82801bx_rtc_init(struct device *dev)
 187 {
 188         uint8_t reg8;
 189         uint32_t reg32;
 190         int rtc_failed;
 191
 192         reg8 = pci_read_config8(dev, GEN_PMCON_3);
 193         rtc_failed = reg8 & RTC_BATTERY_DEAD;
 194         if (rtc_failed) {
 195                 reg8 &= ~(1 << 1);      /* Preserve the power fail state. */
 196                 pci_write_config8(dev, GEN_PMCON_3, reg8);
 197         }
 198         reg32 = pci_read_config32(dev, GEN_STS);
 199         rtc_failed |= reg32 & (1 << 2);
 200         rtc_init(rtc_failed);
 201
 202         /* Enable access to the upper 128 byte bank of CMOS RAM. */
 203         pci_write_config8(dev, RTC_CONF, 0x04);
 204 }
 205
 206 static void i82801bx_lpc_route_dma(struct device *dev, uint8_t mask)
 207 {
 208         uint16_t reg16;
 209         int i;
 210
 211         reg16 = pci_read_config16(dev, PCI_DMA_CFG);
 212         reg16 &= 0x300;
 213         for (i = 0; i < 8; i++) {
 214                 if (i == 4)
 215                         continue;
 216                 reg16 |= ((mask & (1 << i)) ? 3 : 1) << (i * 2);
 217         }
 218         pci_write_config16(dev, PCI_DMA_CFG, reg16);
 219 }
 220
 221 static void i82801bx_lpc_decode_en(device_t dev, uint16_t ich_model)
 222 {
 223         /* Decode 0x3F8-0x3FF (COM1) for COMA port, 0x2F8-0x2FF (COM2) for COMB.
 224          * LPT decode defaults to 0x378-0x37F and 0x778-0x77F.
 225          * Floppy decode defaults to 0x3F0-0x3F5, 0x3F7.
 226          * We also need to set the value for LPC I/F Enables Register.
 227          */
 228         pci_write_config8(dev, COM_DEC, 0x10);
 229         pci_write_config16(dev, LPC_EN, 0x300F);
 230 }
 231
 232 static void lpc_init(struct device *dev)
 233 {
 234         uint16_t ich_model = pci_read_config16(dev, PCI_DEVICE_ID);
 235
 236         /* Set the value for PCI command register. */
 237         pci_write_config16(dev, PCI_COMMAND, 0x000f);
 238
 239         /* IO APIC initialization. */
 240         i82801bx_enable_apic(dev);
 241
 242         i82801bx_enable_serial_irqs(dev);
 243
 244         /* Setup the PIRQ. */
 245         i82801bx_pirq_init(dev, ich_model);
 246
 247         /* Setup power options. */
 248         i82801bx_power_options(dev);
 249
 250         /* Set the state of the GPIO lines. */
 251         gpio_init(dev);
 252
 253         /* Initialize the real time clock. */
 254         i82801bx_rtc_init(dev);
 255
 256         /* Route DMA. */
 257         i82801bx_lpc_route_dma(dev, 0xff);
 258
 259         /* Initialize ISA DMA. */
 260         isa_dma_init();
 261
 262         /* Setup decode ports and LPC I/F enables. */
 263         i82801bx_lpc_decode_en(dev, ich_model);
 264 }
 265
 266 static void i82801bx_lpc_read_resources(device_t dev)
 267 {
 268         struct resource *res;
 269
 270         /* Get the normal PCI resources of this device. */
 271         pci_dev_read_resources(dev);
 272
 273         /* Add an extra subtractive resource for both memory and I/O. */
 274         res = new_resource(dev, IOINDEX_SUBTRACTIVE(0, 0));
 275         res->base = 0;
 276         res->size = 0x1000;
 277         res->flags = IORESOURCE_IO | IORESOURCE_SUBTRACTIVE |
 278                      IORESOURCE_ASSIGNED | IORESOURCE_FIXED;
 279
 280         res = new_resource(dev, IOINDEX_SUBTRACTIVE(1, 0));
 281         res->base = 0xff800000;
 282         res->size = 0x00800000; /* 8 MB for flash */
 283         res->flags = IORESOURCE_MEM | IORESOURCE_SUBTRACTIVE |
 284                      IORESOURCE_ASSIGNED | IORESOURCE_FIXED;
 285
 286         res = new_resource(dev, 3); /* IOAPIC */
 287         res->base = 0xfec00000;
 288         res->size = 0x00001000;
 289         res->flags = IORESOURCE_MEM | IORESOURCE_ASSIGNED | IORESOURCE_FIXED;
 290 }
 291
 292 static struct device_operations lpc_ops = {
 293         .read_resources         = i82801bx_lpc_read_resources,
 294         .set_resources          = pci_dev_set_resources,
 295         .enable_resources       = pci_dev_enable_resources,
 296         .init                   = lpc_init,
 297         .scan_bus               = scan_static_bus,
 298         .enable                 = i82801bx_enable,
 299 };
 300
 301 /* 82801BA/BAM (ICH2/ICH2-M) */
 302 static const struct pci_driver i82801ba_lpc __pci_driver = {
 303         .ops    = &lpc_ops,
 304         .vendor = PCI_VENDOR_ID_INTEL,
 305         .device = 0x2440,
 306 };