src/southbridge/intel/i82371eb/i82371eb_early_smbus.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Uwe Hermann <uwe@hermann-uwe.de>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 /* TODO: Implement smbus_write_byte(), smbus_recv_byte(), smbus_send_byte(). */
  22
  23 #include <stdint.h>
  24 #include <device/pci_ids.h>
  25 #include "i82371eb.h"
  26 #include "i82371eb_smbus.h"
  27
  28 #define SMBUS_IO_BASE 0x0f00
  29
  30 static void enable_smbus(void)
  31 {
  32         device_t dev;
  33         u8 reg8;
  34         u16 reg16;
  35
  36         /* Check for SMBus/PM device PCI ID on the 82371AB/EB/MB. */
  37         dev = pci_locate_device(PCI_ID(PCI_VENDOR_ID_INTEL,
  38                                 PCI_DEVICE_ID_INTEL_82371AB_SMB_ACPI), 0);
  39
  40         if (dev == PCI_DEV_INVALID)
  41                 die("SMBus/PM controller not found\n");
  42
  43         /* Set the SMBus I/O base. */
  44         pci_write_config32(dev, SMBBA, SMBUS_IO_BASE | 1);
  45
  46         /* Enable the SMBus controller host interface. */
  47         reg8 = pci_read_config8(dev, SMBHSTCFG);
  48         reg8 |= SMB_HST_EN;
  49         pci_write_config8(dev, SMBHSTCFG, reg8);
  50
  51         /* Enable access to the SMBus I/O space. */
  52         reg16 = pci_read_config16(dev, PCI_COMMAND);
  53         reg16 |= PCI_COMMAND_IO;
  54         pci_write_config16(dev, PCI_COMMAND, reg16);
  55
  56         /* Clear any lingering errors, so the transaction will run. */
  57         outb(inb(SMBUS_IO_BASE + SMBHST_STATUS), SMBUS_IO_BASE + SMBHST_STATUS);
  58 }
  59
  60 static int smbus_read_byte(u8 device, u8 address)
  61 {
  62         return do_smbus_read_byte(SMBUS_IO_BASE, device, address);
  63 }