src/southbridge/intel/bd82x6x/gpio.h

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2011 The Chromium OS Authors. All rights reserved.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA 02110-1301 USA
  18  */
  19
  20 #ifndef INTEL_BD82X6X_GPIO_H
  21 #define INTEL_BD82X6X_GPIO_H
  22
  23 #define GPIO_MODE_NATIVE        0
  24 #define GPIO_MODE_GPIO          1
  25 #define GPIO_MODE_NONE          1
  26
  27 #define GPIO_DIR_OUTPUT         0
  28 #define GPIO_DIR_INPUT          1
  29
  30 #define GPIO_NO_INVERT          0
  31 #define GPIO_INVERT             1
  32
  33 #define GPIO_LEVEL_LOW          0
  34 #define GPIO_LEVEL_HIGH         1
  35
  36 #define GPIO_NO_BLINK           0
  37 #define GPIO_BLINK              1
  38
  39 #define GPIO_RESET_PWROK        0
  40 #define GPIO_RESET_RSMRST       1
  41
  42 struct pch_gpio_set1 {
  43         u32 gpio0 : 1;
  44         u32 gpio1 : 1;
  45         u32 gpio2 : 1;
  46         u32 gpio3 : 1;
  47         u32 gpio4 : 1;
  48         u32 gpio5 : 1;
  49         u32 gpio6 : 1;
  50         u32 gpio7 : 1;
  51         u32 gpio8 : 1;
  52         u32 gpio9 : 1;
  53         u32 gpio10 : 1;
  54         u32 gpio11 : 1;
  55         u32 gpio12 : 1;
  56         u32 gpio13 : 1;
  57         u32 gpio14 : 1;
  58         u32 gpio15 : 1;
  59         u32 gpio16 : 1;
  60         u32 gpio17 : 1;
  61         u32 gpio18 : 1;
  62         u32 gpio19 : 1;
  63         u32 gpio20 : 1;
  64         u32 gpio21 : 1;
  65         u32 gpio22 : 1;
  66         u32 gpio23 : 1;
  67         u32 gpio24 : 1;
  68         u32 gpio25 : 1;
  69         u32 gpio26 : 1;
  70         u32 gpio27 : 1;
  71         u32 gpio28 : 1;
  72         u32 gpio29 : 1;
  73         u32 gpio30 : 1;
  74         u32 gpio31 : 1;
  75 } __attribute__ ((packed));
  76
  77 struct pch_gpio_set2 {
  78         u32 gpio32 : 1;
  79         u32 gpio33 : 1;
  80         u32 gpio34 : 1;
  81         u32 gpio35 : 1;
  82         u32 gpio36 : 1;
  83         u32 gpio37 : 1;
  84         u32 gpio38 : 1;
  85         u32 gpio39 : 1;
  86         u32 gpio40 : 1;
  87         u32 gpio41 : 1;
  88         u32 gpio42 : 1;
  89         u32 gpio43 : 1;
  90         u32 gpio44 : 1;
  91         u32 gpio45 : 1;
  92         u32 gpio46 : 1;
  93         u32 gpio47 : 1;
  94         u32 gpio48 : 1;
  95         u32 gpio49 : 1;
  96         u32 gpio50 : 1;
  97         u32 gpio51 : 1;
  98         u32 gpio52 : 1;
  99         u32 gpio53 : 1;
 100         u32 gpio54 : 1;
 101         u32 gpio55 : 1;
 102         u32 gpio56 : 1;
 103         u32 gpio57 : 1;
 104         u32 gpio58 : 1;
 105         u32 gpio59 : 1;
 106         u32 gpio60 : 1;
 107         u32 gpio61 : 1;
 108         u32 gpio62 : 1;
 109         u32 gpio63 : 1;
 110 } __attribute__ ((packed));
 111
 112 struct pch_gpio_set3 {
 113         u32 gpio64 : 1;
 114         u32 gpio65 : 1;
 115         u32 gpio66 : 1;
 116         u32 gpio67 : 1;
 117         u32 gpio68 : 1;
 118         u32 gpio69 : 1;
 119         u32 gpio70 : 1;
 120         u32 gpio71 : 1;
 121         u32 gpio72 : 1;
 122         u32 gpio73 : 1;
 123         u32 gpio74 : 1;
 124         u32 gpio75 : 1;
 125 } __attribute__ ((packed));
 126
 127 struct pch_gpio_map {
 128         struct {
 129                 const struct pch_gpio_set1 *mode;
 130                 const struct pch_gpio_set1 *direction;
 131                 const struct pch_gpio_set1 *level;
 132                 const struct pch_gpio_set1 *reset;
 133                 const struct pch_gpio_set1 *invert;
 134                 const struct pch_gpio_set1 *blink;
 135         } set1;
 136         struct {
 137                 const struct pch_gpio_set2 *mode;
 138                 const struct pch_gpio_set2 *direction;
 139                 const struct pch_gpio_set2 *level;
 140                 const struct pch_gpio_set2 *reset;
 141         } set2;
 142         struct {
 143                 const struct pch_gpio_set3 *mode;
 144                 const struct pch_gpio_set3 *direction;
 145                 const struct pch_gpio_set3 *level;
 146                 const struct pch_gpio_set3 *reset;
 147         } set3;
 148 };
 149
 150 /* Configure GPIOs with mainboard provided settings */
 151 void setup_pch_gpios(const struct pch_gpio_map *gpio);
 152
 153 #endif