Add support for Intel Panther Point PCH
[coreboot.git] / src / southbridge / intel / bd82x6x / Kconfig
1 ##
2 ## This file is part of the coreboot project.
3 ##
4 ## Copyright (C) 2011 Google Inc.
5 ##
6 ## This program is free software; you can redistribute it and/or modify
7 ## it under the terms of the GNU General Public License as published by
8 ## the Free Software Foundation; version 2 of the License.
9 ##
10 ## This program is distributed in the hope that it will be useful,
11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13 ## GNU General Public License for more details.
14 ##
15 ## You should have received a copy of the GNU General Public License
16 ## along with this program; if not, write to the Free Software
17 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
18 ##
19
20 config SOUTHBRIDGE_INTEL_BD82X6X
21         bool
22
23 config SOUTHBRIDGE_INTEL_C216
24         bool
25
26 if SOUTHBRIDGE_INTEL_BD82X6X || SOUTHBRIDGE_INTEL_C216
27
28 config SOUTH_BRIDGE_OPTIONS # dummy
29         def_bool y
30         select IOAPIC
31         select HAVE_HARD_RESET
32         select HAVE_USBDEBUG
33         select USE_WATCHDOG_ON_BOOT
34         select PCIEXP_ASPM
35         select PCIEXP_COMMON_CLOCK
36
37 config EHCI_BAR
38         hex
39         default 0xfef00000
40
41 config EHCI_DEBUG_OFFSET
42         hex
43         default 0xa0
44
45 config BOOTBLOCK_SOUTHBRIDGE_INIT
46         string
47         default "southbridge/intel/bd82x6x/bootblock.c"
48
49 config SERIRQ_CONTINUOUS_MODE
50         bool
51         default n
52         help
53           If you set this option to y, the serial IRQ machine will be
54           operated in continuous mode.
55
56 endif
57
58 if SOUTHBRIDGE_INTEL_BD82X6X
59 config PCH_CHIP_NAME
60         string
61         default "Cougar Point"
62 endif
63
64 if SOUTHBRIDGE_INTEL_C216
65 config PCH_CHIP_NAME
66         string
67         default "Panther Point"
68 endif