src/southbridge/amd/sb700/sb700.h

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2010 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #ifndef SB700_H
  21 #define SB700_H
  22
  23 #include <device/pci_ids.h>
  24 #include "chip.h"
  25
  26 /* Power management index/data registers */
  27 #define BIOSRAM_INDEX   0xcd4
  28 #define BIOSRAM_DATA    0xcd5
  29 #define PM_INDEX        0xcd6
  30 #define PM_DATA         0xcd7
  31 #define PM2_INDEX       0xcd0
  32 #define PM2_DATA        0xcd1
  33
  34 #define SB700_ACPI_IO_BASE 0x800
  35
  36 #define ACPI_PM_EVT_BLK         (SB700_ACPI_IO_BASE + 0x00) /* 4 bytes */
  37 #define ACPI_PM1_CNT_BLK        (SB700_ACPI_IO_BASE + 0x04) /* 2 bytes */
  38 #define ACPI_PMA_CNT_BLK        (SB700_ACPI_IO_BASE + 0x0E) /* 1 byte */
  39 #define ACPI_PM_TMR_BLK         (SB700_ACPI_IO_BASE + 0x18) /* 4 bytes */
  40 #define ACPI_GPE0_BLK           (SB700_ACPI_IO_BASE + 0x10) /* 8 bytes */
  41 #define ACPI_CPU_CONTROL        (SB700_ACPI_IO_BASE + 0x08) /* 6 bytes */
  42
  43 extern void pm_iowrite(u8 reg, u8 value);
  44 extern u8 pm_ioread(u8 reg);
  45 extern void pm2_iowrite(u8 reg, u8 value);
  46 extern u8 pm2_ioread(u8 reg);
  47 extern void set_sm_enable_bits(device_t sm_dev, u32 reg_pos, u32 mask, u32 val);
  48
  49 #define REV_SB700_A11   0x11
  50 #define REV_SB700_A12   0x12
  51 #define REV_SB700_A14   0x14
  52 #define REV_SB700_A15   0x15
  53
  54 /* This shouldn't be called before set_sb700_revision() is called.
  55  * Once set_sb700_revision() is called, we use get_sb700_revision(),
  56  * the simpler one, to get the sb700 revision ID.
  57  * The id is 0x39 if A11, 0x3A if A12, 0x3C if A14, 0x3D if A15.
  58  * The differentiate is 0x28, isn't it? */
  59 #define get_sb700_revision(sm_dev)      (pci_read_config8((sm_dev), 0x08) - 0x28)
  60
  61 void sb7xx_51xx_enable(device_t dev);
  62
  63 #ifdef __PRE_RAM__
  64 void sb7xx_51xx_lpc_port80(void);
  65 void sb7xx_51xx_pci_port80(void);
  66 void sb7xx_51xx_lpc_init(void);
  67 void sb7xx_51xx_enable_wideio(u8 wio_index, u16 base);
  68 void sb7xx_51xx_disable_wideio(u8 wio_index);
  69 void sb7xx_51xx_early_setup(void);
  70 void sb7xx_51xx_before_pci_init(void);
  71 #else
  72 #include <device/pci.h>
  73 /* allow override in mainboard.c */
  74 void sb7xx_51xx_setup_sata_phys(struct device *dev);
  75
  76 #endif
  77
  78 #if CONFIG_HAVE_ACPI_RESUME == 1
  79 int acpi_is_wakeup_early(void);
  80 #endif
  81
  82 int s3_save_nvram_early(u32 dword, int size, int  nvram_pos);
  83 int s3_load_nvram_early(int size, u32 *old_dword, int nvram_pos);
  84
  85 u32 __attribute__ ((weak)) get_sbdn(u32 bus);
  86 void __attribute__((weak)) enable_fid_change_on_sb(u32 sbbusn, u32 sbdn);
  87 #endif /* SB700_H */