src/southbridge/amd/sb600/stage1_reset.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <types.h>
  21 #include <lib.h>
  22 #include <console.h>
  23 #include <device/pci.h>
  24 #include <msr.h>
  25 #include <legacy.h>
  26 #include <device/pci_ids.h>
  27 #include <statictree.h>
  28 #include <config.h>
  29
  30 void hard_reset(void)
  31 {
  32         set_bios_reset();
  33         /* Try rebooting through port 0xcf9 */
  34         /* Actually it is not a real hard_reset --- it only resets coherent link table, but
  35          * does not reset link freq and width */
  36         outb((0 << 3) | (0 << 2) | (1 << 1), 0xcf9);
  37         outb((0 << 3) | (1 << 2) | (1 << 1), 0xcf9);
  38 }