src/northbridge/via/vx800/vx800_ide.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2009 One Laptop per Child, Association, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <device/device.h>
  21 #include <device/pci.h>
  22 #include <device/pci_ops.h>
  23 #include <device/pci_ids.h>
  24 #include <console/console.h>
  25 #include "chip.h"
  26 #include <arch/io.h>
  27 #include "vx800.h"
  28
  29 static const idedevicepcitable[16 * 12] = {
  30         /*
  31         0x02, 0x00, 0x00, 0x00, 0x00, 0x82, 0x00, 0x00,
  32         0x00, 0x00, 0xA8, 0xA8, 0xF0, 0x00, 0x00, 0xB6,
  33         0x00, 0x00, 0x01, 0x21, 0x00, 0x00, 0x00, 0x00,
  34         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  35         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  36         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  37         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  38         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  39         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  40         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  41         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  42         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  43         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  44         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  45         0x01, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00,
  46         0x00, 0x01, 0x09, 0xC4, 0x06, 0x11, 0x09, 0xC4,
  47         0x00, 0xC2, 0xF9, 0x01, 0x10, 0x00, 0x00, 0x00,
  48         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  49         0x00, 0x00, 0x00, 0x00, 0x0C, 0x00, 0x00, 0x00,
  50         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  51         0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  52         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  53         0x02, 0x01, 0x24, 0x00, 0x00, 0x00, 0x00, 0x00,
  54         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  55         */
  56
  57         0x02, 0x00, 0x00, 0x00, 0x00, 0x82, 0x00, 0x00,
  58         0x00, 0x00, 0x99, 0x20, 0xf0, 0x00, 0x00, 0x20,
  59         0x00, 0x00, 0x17, 0xF1, 0x00, 0x00, 0x00, 0x00,
  60         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  61         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  62         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  63         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  64         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  65         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  66         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  67         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  68         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  69         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  70         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  71         0x01, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00,
  72         0x00, 0x01, 0x09, 0xC4, 0x06, 0x11, 0x09, 0xC4,
  73         0x00, 0xc2, 0x09, 0x01, 0x10, 0x00, 0x00, 0x00,
  74         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  75         0x00, 0x00, 0x00, 0x00, 0x0c, 0x00, 0x00, 0x00,
  76         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  77         0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  78         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  79         0x02, 0x01, 0x24, 0x00, 0x00, 0x00, 0x00, 0x00,
  80         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  81
  82         /* Legacy BIOS XP PCI value */
  83         /*
  84         0x02, 0x00, 0x00, 0x00, 0x00, 0x82, 0x00, 0x00,
  85         0x00, 0x00, 0xa8, 0x20, 0x00, 0x00, 0x00, 0xb6,
  86         0x00, 0x00, 0x16, 0xF1, 0x00, 0x00, 0x00, 0x00,
  87         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  88         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  89         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  90         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  91         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  92         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  93         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  94         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  95         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  96         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  97         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
  98         0x01, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00,
  99         0x00, 0x01, 0x09, 0xC4, 0x06, 0x11, 0x09, 0xC4,
 100         0x00, 0x02, 0x09, 0x00, 0x18, 0x00, 0x00, 0x00,
 101         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 102         0x00, 0x00, 0x00, 0x00, 0x34, 0x00, 0x00, 0x00,
 103         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 104         0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 105         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 106         0x02, 0x01, 0x24, 0x00, 0x00, 0x00, 0x00, 0x00,
 107         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 108         */
 109
 110         /* ROM legacy BIOS on cn_8562b */
 111         /*
 112         0x03, 0x00, 0x00, 0x00, 0x00, 0x82, 0x00, 0x00,
 113         0x00, 0x00, 0x99, 0x20, 0x60, 0x00, 0x00, 0x20,
 114         0x00, 0x00, 0x1E, 0xF1, 0x00, 0x00, 0x00, 0x00,
 115         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 116         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 117         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 118         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 119         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 120         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 121         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 122         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 123         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 124         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 125         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 126         0x01, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00,
 127         0x00, 0x01, 0x09, 0xC4, 0x06, 0x11, 0x09, 0xC4,
 128         0x00, 0x02, 0x09, 0x01, 0x18, 0x0C, 0x00, 0x00,
 129         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 130         0x00, 0x00, 0x00, 0x00, 0x34, 0x00, 0x00, 0x00,
 131         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 132         0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 133         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 134         0x02, 0x01, 0x24, 0x00, 0x00, 0x00, 0x00, 0x00,
 135         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 136         */
 137
 138         /* From legacy BIOS on c7_8562b */
 139         /*
 140         0x03, 0x00, 0x00, 0x00, 0x00, 0x82, 0x00, 0x00,
 141         0x00, 0x00, 0x5E, 0x20, 0x60, 0x00, 0x00, 0xB6,
 142         0x00, 0x00, 0x1E, 0xF1, 0x00, 0x00, 0x00, 0x00,
 143         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 144         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 145         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 146         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 147         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 148         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 149         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 150         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 151         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 152         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 153         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 154         0x01, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00,
 155         0x00, 0x01, 0x09, 0xC4, 0x06, 0x11, 0x09, 0xC4,
 156         0x00, 0x02, 0x09, 0x01, 0x18, 0x0C, 0x00, 0x00,
 157         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 158         0x00, 0x00, 0x00, 0x00, 0x34, 0x00, 0x00, 0x00,
 159         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 160         0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 161         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 162         0x02, 0x01, 0x24, 0x00, 0x00, 0x00, 0x00, 0x00,
 163         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 164         */
 165 };
 166
 167 static void ide_init(struct device *dev)
 168 {
 169         uint8_t enables, Rx89, RxC0;
 170         u8 i, data;
 171         struct ATA_REG_INIT_TABLE *pEntry;
 172         printk(BIOS_INFO, "ide_init\n");
 173
 174 #if 1
 175         /*these 3 lines help to keep interl back door for DID VID SUBID untouched */
 176         u16 data16_1, data16_2;
 177         data16_1 = pci_read_config16(dev, 0xba);
 178         data16_2 = pci_read_config16(dev, 0xbe);
 179
 180         for (i = 0; i < (16 * 12); i++) {
 181                 pci_write_config8(dev, 0x40 + i, idedevicepcitable[i]);
 182         }
 183         //pci_write_config8(dev, 0x0d, 0x20);
 184         data = pci_read_config8(dev, 0x0d);
 185         data &= 0x0f;
 186         data |= 0x40;
 187         pci_write_config8(dev, 0x0d, data);
 188
 189         //these 2 lines help to keep interl back door for DID VID SUBID untouched
 190         pci_write_config16(dev, 0xba, data16_1);
 191         pci_write_config16(dev, 0xbe, data16_2);
 192 #endif
 193         /* Force interrupts to use compat mode. */
 194         pci_write_config8(dev, PCI_INTERRUPT_PIN, 0x0);
 195         pci_write_config8(dev, PCI_INTERRUPT_LINE, 0xff);
 196 #if 0
 197
 198         struct southbridge_via_vt8237r_config *sb =
 199             (struct southbridge_via_vt8237r_config *)dev->chip_info;
 200
 201         u8 enables;
 202         u32 cablesel;
 203
 204         pci_write_config16(dev, 0x04, 0x0007);
 205
 206         enables = pci_read_config8(dev, IDE_CS) & ~0x3;
 207         enables |= 0x02;
 208         pci_write_config8(dev, IDE_CS, enables);
 209         enables = pci_read_config8(dev, IDE_CS);
 210         printk(BIOS_DEBUG, "Enables in reg 0x40 read back as 0x%x\n", enables);
 211
 212         /* Enable only compatibility mode. */
 213         enables = pci_read_config8(dev, IDE_CONF_II);
 214         enables &= ~0xc0;
 215         pci_write_config8(dev, IDE_CONF_II, enables);
 216         enables = pci_read_config8(dev, IDE_CONF_II);
 217         printk(BIOS_DEBUG, "Enables in reg 0x42 read back as 0x%x\n", enables);
 218
 219         /* Enable prefetch buffers. */
 220         enables = pci_read_config8(dev, IDE_CONF_I);
 221         enables |= 0xf0;
 222         pci_write_config8(dev, IDE_CONF_I, enables);
 223
 224         /* Flush FIFOs at half. */
 225         enables = pci_read_config8(dev, IDE_CONF_FIFO);
 226         enables &= 0xf0;
 227         enables |= (1 << 2) | (1 << 0);
 228         pci_write_config8(dev, IDE_CONF_FIFO, enables);
 229
 230         /* PIO read prefetch counter, Bus Master IDE Status Reg. Read Retry. */
 231         enables = pci_read_config8(dev, IDE_MISC_I);
 232         enables &= 0xe2;
 233         enables |= (1 << 4) | (1 << 3);
 234         pci_write_config8(dev, IDE_MISC_I, enables);
 235
 236         /* Use memory read multiple, Memory-Write-and-Invalidate. */
 237         enables = pci_read_config8(dev, IDE_MISC_II);
 238         enables |= (1 << 2) | (1 << 3);
 239         pci_write_config8(dev, IDE_MISC_II, enables);
 240
 241         /* Force interrupts to use compat mode. */
 242         pci_write_config8(dev, PCI_INTERRUPT_PIN, 0x0);
 243         pci_write_config8(dev, PCI_INTERRUPT_LINE, 0xff);
 244
 245         /* Cable guy... */
 246         cablesel = pci_read_config32(dev, IDE_UDMA);
 247         cablesel &= ~((1 << 28) | (1 << 20) | (1 << 12) | (1 << 4));
 248         cablesel |= (sb->ide0_80pin_cable << 28) |
 249             (sb->ide0_80pin_cable << 20) |
 250             (sb->ide1_80pin_cable << 12) | (sb->ide1_80pin_cable << 4);
 251         pci_write_config32(dev, IDE_UDMA, cablesel);
 252 #endif
 253 }
 254
 255 static struct device_operations ide_ops = {
 256         .read_resources = pci_dev_read_resources,
 257         .set_resources = pci_dev_set_resources,
 258         .enable_resources = pci_dev_enable_resources,
 259         .init = ide_init,
 260         .enable = 0,
 261         .ops_pci = 0,
 262 };
 263
 264 static const struct pci_driver via_ide_driver __pci_driver = {
 265         .ops = &ide_ops,
 266         .vendor = PCI_VENDOR_ID_VIA,
 267         .device = PCI_DEVICE_ID_VIA_VX855_IDE,
 268 };