src/northbridge/via/cx700/northbridge.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007-2009 coresystems GmbH
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <arch/io.h>
  22 #include <stdint.h>
  23 #include <device/device.h>
  24 #include <device/pci.h>
  25 #include <device/hypertransport.h>
  26 #include <device/pci_ids.h>
  27 #include <stdlib.h>
  28 #include <string.h>
  29 #include <bitops.h>
  30 #include <cpu/cpu.h>
  31 #include <cpu/x86/mtrr.h>
  32 #include "chip.h"
  33 #include "northbridge.h"
  34
  35 static void ram_resource(device_t dev, unsigned long index,
  36                          unsigned long basek, unsigned long sizek)
  37 {
  38         struct resource *resource;
  39
  40         if (!sizek) {
  41                 return;
  42         }
  43         resource = new_resource(dev, index);
  44         resource->base = ((resource_t) basek) << 10;
  45         resource->size = ((resource_t) sizek) << 10;
  46         resource->flags = IORESOURCE_MEM | IORESOURCE_CACHEABLE |
  47             IORESOURCE_FIXED | IORESOURCE_STORED | IORESOURCE_ASSIGNED;
  48 }
  49
  50 static void tolm_test(void *gp, struct device *dev, struct resource *new)
  51 {
  52         struct resource **best_p = gp;
  53         struct resource *best;
  54         best = *best_p;
  55         if (!best || (best->base > new->base)) {
  56                 best = new;
  57         }
  58         *best_p = best;
  59 }
  60
  61 static u32 find_pci_tolm(struct bus *bus)
  62 {
  63         struct resource *min = NULL;
  64         u32 tolm;
  65
  66         search_bus_resources(bus, IORESOURCE_MEM, IORESOURCE_MEM, tolm_test, &min);
  67         tolm = 0xffffffffUL;
  68         if (min && tolm > min->base) {
  69                 tolm = min->base;
  70         }
  71
  72         return tolm;
  73 }
  74
  75 #if CONFIG_WRITE_HIGH_TABLES==1
  76 /* maximum size of high tables in KB */
  77 #define HIGH_TABLES_SIZE 64
  78 extern uint64_t high_tables_base, high_tables_size;
  79 #endif
  80
  81 static void pci_domain_set_resources(device_t dev)
  82 {
  83         device_t mc_dev;
  84         u32 pci_tolm;
  85         unsigned char reg;
  86         unsigned long tomk, tolmk;
  87         unsigned char rambits;
  88         int idx;
  89
  90         pci_tolm = find_pci_tolm(dev->link_list);
  91         mc_dev = dev_find_device(PCI_VENDOR_ID_VIA, 0x3324, 0);
  92
  93         rambits = pci_read_config8(mc_dev, 0x88);
  94         rambits >>= 2;
  95
  96         /* Get memory size and frame buffer from northbridge's registers.
  97          *
  98          * If register contains an invalid value we set frame buffer size to a
  99          * default of 32M, but that probably won't happen.
 100          */
 101         reg = pci_read_config8(mc_dev, 0xa1);
 102         reg &= 0x70;
 103         reg = reg >> 4;
 104
 105         /* TOP 1M SMM Memory */
 106         if (reg == 0x0 || reg == 0x6 || reg == 0x7)
 107                 tomk = (((rambits << 6) - 32 - 1) * 1024);      // Set frame buffer 32M for default
 108         else
 109                 tomk = (((rambits << 6) - (4 << reg) - 1) * 1024);
 110
 111         /* Compute the top of Low memory */
 112         tolmk = pci_tolm >> 10;
 113         if (tolmk >= tomk) {
 114                 /* The PCI hole does does not overlap the memory. */
 115                 tolmk = tomk;
 116                 tolmk -= 1024;  // TOP 1M SM Memory
 117         }
 118
 119 #if CONFIG_WRITE_HIGH_TABLES == 1
 120         high_tables_base = (tolmk - HIGH_TABLES_SIZE) * 1024;
 121         high_tables_size = HIGH_TABLES_SIZE* 1024;
 122         printk(BIOS_DEBUG, "tom: %lx, high_tables_base: %llx, high_tables_size: %llx\n", tomk*1024, high_tables_base, high_tables_size);
 123 #endif
 124
 125         /* Report the memory regions */
 126         idx = 10;
 127
 128         /* TODO: Hole needed? Should this go elsewhere? */
 129         ram_resource(dev, idx++, 0, 640);       /* first 640k */
 130         ram_resource(dev, idx++, 768, (tolmk - 768));   /* leave a hole for vga */
 131         assign_resources(dev->link_list);
 132 }
 133
 134 static struct device_operations pci_domain_ops = {
 135         .read_resources   = pci_domain_read_resources,
 136         .set_resources    = pci_domain_set_resources,
 137         .enable_resources = NULL,
 138         .init             = NULL,
 139         .scan_bus         = pci_domain_scan_bus,
 140 };
 141
 142 static void cpu_bus_init(device_t dev)
 143 {
 144         initialize_cpus(dev->link_list);
 145 }
 146
 147 static void cpu_bus_noop(device_t dev)
 148 {
 149 }
 150
 151 static struct device_operations cpu_bus_ops = {
 152         .read_resources   = cpu_bus_noop,
 153         .set_resources    = cpu_bus_noop,
 154         .enable_resources = cpu_bus_noop,
 155         .init             = cpu_bus_init,
 156         .scan_bus         = 0,
 157 };
 158
 159 static void enable_dev(struct device *dev)
 160 {
 161         /* Our wonderful device model */
 162         if (dev->path.type == DEVICE_PATH_PCI_DOMAIN) {
 163                 dev->ops = &pci_domain_ops;
 164                 pci_set_method(dev);
 165         } else if (dev->path.type == DEVICE_PATH_APIC_CLUSTER) {
 166                 dev->ops = &cpu_bus_ops;
 167         }
 168 }
 169
 170 struct chip_operations northbridge_via_cx700_ops = {
 171         CHIP_NAME("VIA CX700 Northbridge")
 172         .enable_dev = enable_dev
 173 };