src/northbridge/intel/i945/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007-2009 coresystems GmbH
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; version 2 of the License.
   9 ##
  10 ## This program is distributed in the hope that it will be useful,
  11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 ## GNU General Public License for more details.
  14 ##
  15 ## You should have received a copy of the GNU General Public License
  16 ## along with this program; if not, write to the Free Software
  17 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18 ##
  19
  20 config NORTHBRIDGE_INTEL_I945GC
  21         bool
  22         select HAVE_DEBUG_RAM_SETUP
  23
  24 config NORTHBRIDGE_INTEL_I945GM
  25         bool
  26         select HAVE_DEBUG_RAM_SETUP
  27
  28 if NORTHBRIDGE_INTEL_I945GC || NORTHBRIDGE_INTEL_I945GM
  29
  30 config VGA_BIOS_ID
  31         string
  32         default "8086,27a2"
  33
  34 config CHANNEL_XOR_RANDOMIZATION
  35         bool
  36         default n
  37
  38 config OVERRIDE_CLOCK_DISABLE
  39         bool
  40         default n
  41         help
  42           Usually system firmware turns off system memory clock
  43           signals to unused SO-DIMM slots to reduce EMI and power
  44           consumption.
  45           However, some boards do not like unused clock signals to
  46           be disabled.
  47
  48 config MAXIMUM_SUPPORTED_FREQUENCY
  49         int
  50         default 0
  51         help
  52           If non-zero, this designates the maximum DDR frequency
  53           the board supports, despite what the chipset should be
  54           capable of.
  55
  56 config CHECK_SLFRCS_ON_RESUME
  57         def_bool n
  58         help
  59           On some boards it may be neccessary to hard reset early
  60           during resume from S3 if the SLFRCS register indicates that
  61           a memory channel is not guaranteed to be in self-refresh.
  62           On other boards the check always creates a false positive,
  63           effectively making it impossible to resume.
  64
  65 endif