src/northbridge/intel/i855/raminit.h

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2006 Jon Dufresne <jon.dufresne@gmail.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #ifndef NORTHBRIDGE_INTEL_I855_RAMINIT_H
  22 #define NORTHBRIDGE_INTEL_I855_RAMINIT_H
  23
  24 /* i855 Northbridge PCI device */
  25 #define NORTHBRIDGE         PCI_DEV(0, 0, 0)
  26 #define NORTHBRIDGE_MMC     PCI_DEV(0, 0, 1)
  27
  28 /* The i855 supports max. 2 dual-sided SO-DIMMs. */
  29 #define DIMM_SOCKETS 2
  30
  31 /* DIMM0 is at 0x50, DIMM1 is at 0x51. */
  32 #define DIMM_SPD_BASE   0x50
  33
  34 struct mem_controller {
  35   device_t d0;
  36   uint16_t channel0[DIMM_SOCKETS];
  37 };
  38
  39 void sdram_initialize(int controllers, const struct mem_controller *ctrl);
  40
  41
  42 #endif /* NORTHBRIDGE_INTEL_I855_RAMINIT_H */