src/northbridge/intel/i855/northbridge.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2003 Ronald G. Minnich
   5  * Copyright (C) 2003-2004 Eric W. Biederman
   6  * Copyright (C) 2006 Jon Dufresne <jon.dufresne@gmail.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  21  */
  22
  23 #include <console/console.h>
  24 #include <arch/io.h>
  25 #include <stdint.h>
  26 #include <device/device.h>
  27 #include <device/pci.h>
  28 #include <device/pci_ids.h>
  29 #include <stdlib.h>
  30 #include <string.h>
  31 #include <bitops.h>
  32 #include <cpu/x86/cache.h>
  33 #include <cpu/cpu.h>
  34 #include "chip.h"
  35
  36 static void northbridge_init(device_t dev)
  37 {
  38         printk(BIOS_SPEW, "Northbridge init\n");
  39 }
  40
  41 static struct device_operations northbridge_operations = {
  42         .read_resources = pci_dev_read_resources,
  43         .set_resources = pci_dev_set_resources,
  44         .enable_resources = pci_dev_enable_resources,
  45         .init = northbridge_init,
  46         .enable = 0,
  47         .ops_pci = 0,
  48 };
  49
  50 static const struct pci_driver northbridge_driver __pci_driver = {
  51         .ops = &northbridge_operations,
  52         .vendor = PCI_VENDOR_ID_INTEL,
  53         .device = 0x3580,
  54 };
  55
  56 #if CONFIG_WRITE_HIGH_TABLES==1
  57 #define HIGH_TABLES_SIZE 64     // maximum size of high tables in KB
  58 extern uint64_t high_tables_base, high_tables_size;
  59 #endif
  60 static void pci_domain_set_resources(device_t dev)
  61 {
  62         device_t mc_dev;
  63         uint32_t pci_tolm;
  64
  65         printk(BIOS_DEBUG, "Entered with dev vid = %x\n", dev->vendor);
  66         printk(BIOS_DEBUG, "Entered with dev did = %x\n", dev->device);
  67
  68         pci_tolm = find_pci_tolm(dev->link_list);
  69         mc_dev = dev->link_list->children->sibling;
  70         printk(BIOS_DEBUG, "MC dev vendor = %x\n", mc_dev->vendor);
  71         printk(BIOS_DEBUG, "MC dev device = %x\n", mc_dev->device);
  72
  73         if (mc_dev) {
  74                 /* Figure out which areas are/should be occupied by RAM.
  75                  * This is all computed in kilobytes and converted to/from
  76                  * the memory controller right at the edges.
  77                  * Having different variables in different units is
  78                  * too confusing to get right.  Kilobytes are good up to
  79                  * 4 Terabytes of RAM...
  80                  */
  81                 unsigned long tomk, tolmk;
  82                 int idx;
  83
  84                 /* Get the value of the highest DRB. This tells the end of
  85                  * the physical memory.  The units are ticks of 32MB
  86                  * i.e. 1 means 32MB.
  87                  */
  88                 tomk = (unsigned long)pci_read_config8(mc_dev, 0x43);
  89                 tomk = tomk * 32 * 1024;
  90                 /* add vga_mem detection */
  91                 tomk = tomk - 16 * 1024;
  92                 /* Compute the top of Low memory */
  93                 tolmk = pci_tolm >> 10;
  94                 if (tolmk >= tomk) {
  95                         /* The PCI hole does not overlap memory
  96                          */
  97                         tolmk = tomk;
  98                 }
  99                 /* Write the ram configuration registers,
 100                  * preserving the reserved bits.
 101                  */
 102
 103                 /* Report the memory regions */
 104                 printk(BIOS_DEBUG, "tomk = %ld\n", tomk);
 105                 printk(BIOS_DEBUG, "tolmk = %ld\n", tolmk);
 106
 107                 idx = 10;
 108                 /* avoid pam region */
 109                 ram_resource(dev, idx++, 0, 640);
 110                 /* ram_resource(dev, idx++, 1024, tolmk - 1024); */
 111                 ram_resource(dev, idx++, 768, tolmk - 768);
 112
 113 #if CONFIG_WRITE_HIGH_TABLES==1
 114                 /* Leave some space for ACPI, PIRQ and MP tables */
 115                 high_tables_base = (tomk - HIGH_TABLES_SIZE) * 1024;
 116                 high_tables_size = HIGH_TABLES_SIZE * 1024;
 117 #endif
 118         }
 119         assign_resources(dev->link_list);
 120 }
 121
 122 static struct device_operations pci_domain_ops = {
 123         .read_resources   = pci_domain_read_resources,
 124         .set_resources    = pci_domain_set_resources,
 125         .enable_resources = NULL,
 126         .init             = NULL,
 127         .scan_bus         = pci_domain_scan_bus,
 128 };
 129
 130 static void cpu_bus_init(device_t dev)
 131 {
 132         initialize_cpus(dev->link_list);
 133 }
 134
 135 static void cpu_bus_noop(device_t dev)
 136 {
 137 }
 138
 139 static struct device_operations cpu_bus_ops = {
 140         .read_resources   = cpu_bus_noop,
 141         .set_resources    = cpu_bus_noop,
 142         .enable_resources = cpu_bus_noop,
 143         .init             = cpu_bus_init,
 144         .scan_bus         = 0,
 145 };
 146
 147 static void enable_dev(struct device *dev)
 148 {
 149         /* Set the operations if it is a special bus type */
 150         if (dev->path.type == DEVICE_PATH_PCI_DOMAIN) {
 151                 dev->ops = &pci_domain_ops;
 152                 pci_set_method(dev);
 153         }
 154         else if (dev->path.type == DEVICE_PATH_APIC_CLUSTER) {
 155                 dev->ops = &cpu_bus_ops;
 156         }
 157 }
 158
 159 struct chip_operations northbridge_intel_i855_ops = {
 160         CHIP_NAME("Intel 855 Northbridge")
 161         .enable_dev = enable_dev,
 162 };