src/northbridge/intel/i855/northbridge.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2003 Ronald G. Minnich
   5  * Copyright (C) 2003-2004 Eric W. Biederman
   6  * Copyright (C) 2006 Jon Dufresne <jon.dufresne@gmail.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  21  */
  22
  23 #include <console/console.h>
  24 #include <arch/io.h>
  25 #include <stdint.h>
  26 #include <device/device.h>
  27 #include <device/pci.h>
  28 #include <device/pci_ids.h>
  29 #include <stdlib.h>
  30 #include <string.h>
  31 #include <bitops.h>
  32 #include <cpu/x86/cache.h>
  33 #include <cpu/cpu.h>
  34 #include "chip.h"
  35
  36 static void northbridge_init(device_t dev)
  37 {
  38         printk(BIOS_SPEW, "Northbridge init\n");
  39 }
  40
  41 static struct device_operations northbridge_operations = {
  42         .read_resources = pci_dev_read_resources,
  43         .set_resources = pci_dev_set_resources,
  44         .enable_resources = pci_dev_enable_resources,
  45         .init = northbridge_init,
  46         .enable = 0,
  47         .ops_pci = 0,
  48 };
  49
  50 static const struct pci_driver northbridge_driver __pci_driver = {
  51         .ops = &northbridge_operations,
  52         .vendor = PCI_VENDOR_ID_INTEL,
  53         .device = 0x3580,
  54 };
  55
  56 #if CONFIG_WRITE_HIGH_TABLES==1
  57 #include <cbmem.h>
  58 #endif
  59 static void pci_domain_set_resources(device_t dev)
  60 {
  61         device_t mc_dev;
  62         uint32_t pci_tolm;
  63
  64         printk(BIOS_DEBUG, "Entered with dev vid = %x\n", dev->vendor);
  65         printk(BIOS_DEBUG, "Entered with dev did = %x\n", dev->device);
  66
  67         pci_tolm = find_pci_tolm(dev->link_list);
  68         mc_dev = dev->link_list->children->sibling;
  69         printk(BIOS_DEBUG, "MC dev vendor = %x\n", mc_dev->vendor);
  70         printk(BIOS_DEBUG, "MC dev device = %x\n", mc_dev->device);
  71
  72         if (mc_dev) {
  73                 /* Figure out which areas are/should be occupied by RAM.
  74                  * This is all computed in kilobytes and converted to/from
  75                  * the memory controller right at the edges.
  76                  * Having different variables in different units is
  77                  * too confusing to get right.  Kilobytes are good up to
  78                  * 4 Terabytes of RAM...
  79                  */
  80                 unsigned long tomk, tolmk;
  81                 int idx;
  82
  83                 /* Get the value of the highest DRB. This tells the end of
  84                  * the physical memory.  The units are ticks of 32MB
  85                  * i.e. 1 means 32MB.
  86                  */
  87                 tomk = (unsigned long)pci_read_config8(mc_dev, 0x43);
  88                 tomk = tomk * 32 * 1024;
  89                 /* add vga_mem detection */
  90                 tomk = tomk - 16 * 1024;
  91                 /* Compute the top of Low memory */
  92                 tolmk = pci_tolm >> 10;
  93                 if (tolmk >= tomk) {
  94                         /* The PCI hole does not overlap memory
  95                          */
  96                         tolmk = tomk;
  97                 }
  98                 /* Write the ram configuration registers,
  99                  * preserving the reserved bits.
 100                  */
 101
 102                 /* Report the memory regions */
 103                 printk(BIOS_DEBUG, "tomk = %ld\n", tomk);
 104                 printk(BIOS_DEBUG, "tolmk = %ld\n", tolmk);
 105
 106                 idx = 10;
 107                 /* avoid pam region */
 108                 ram_resource(dev, idx++, 0, 640);
 109                 /* ram_resource(dev, idx++, 1024, tolmk - 1024); */
 110                 ram_resource(dev, idx++, 768, tolmk - 768);
 111
 112 #if CONFIG_WRITE_HIGH_TABLES==1
 113                 /* Leave some space for ACPI, PIRQ and MP tables */
 114                 high_tables_base = (tomk * 1024) - HIGH_MEMORY_SIZE;
 115                 high_tables_size = HIGH_MEMORY_SIZE;
 116 #endif
 117         }
 118         assign_resources(dev->link_list);
 119 }
 120
 121 static struct device_operations pci_domain_ops = {
 122         .read_resources   = pci_domain_read_resources,
 123         .set_resources    = pci_domain_set_resources,
 124         .enable_resources = NULL,
 125         .init             = NULL,
 126         .scan_bus         = pci_domain_scan_bus,
 127 };
 128
 129 static void cpu_bus_init(device_t dev)
 130 {
 131         initialize_cpus(dev->link_list);
 132 }
 133
 134 static void cpu_bus_noop(device_t dev)
 135 {
 136 }
 137
 138 static struct device_operations cpu_bus_ops = {
 139         .read_resources   = cpu_bus_noop,
 140         .set_resources    = cpu_bus_noop,
 141         .enable_resources = cpu_bus_noop,
 142         .init             = cpu_bus_init,
 143         .scan_bus         = 0,
 144 };
 145
 146 static void enable_dev(struct device *dev)
 147 {
 148         /* Set the operations if it is a special bus type */
 149         if (dev->path.type == DEVICE_PATH_PCI_DOMAIN) {
 150                 dev->ops = &pci_domain_ops;
 151                 pci_set_method(dev);
 152         }
 153         else if (dev->path.type == DEVICE_PATH_APIC_CLUSTER) {
 154                 dev->ops = &cpu_bus_ops;
 155         }
 156 }
 157
 158 struct chip_operations northbridge_intel_i855_ops = {
 159         CHIP_NAME("Intel 855 Northbridge")
 160         .enable_dev = enable_dev,
 161 };